特許

J-GLOBAL ID：200903075569099183

メモリを備えた組込み自己検査

発明者： キリハタ・トシアキ ,  クリストファー・ウェイト
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-100721
公開番号（公開出願番号）：特開平11-031399
出願日： 1998年04月13日
公開日（公表日）： 1999年02月02日
要約：

【要約】【課題】 それぞれが自己検査システムを取り入れた、集積回路チップと電子システムとを開示する。【解決手段】 集積回路チップは、組込み自己検査(BIST)の機能と不揮発性メモリとを含み、BISTは自己プログラム可能である。電子システムは、オフチップ検査目標とともに、オンチップ組込み自己検査(BIST)と不揮発性メモリとを含む集積回路チップを含む。集積回路チップと電子システムは、製造時と現場の両方における電子製品の検査を単純化するために特に有用であり、製造環境における大型で複雑かつ高速のテスタの必要性を解消し、製品を差し込むために代わりに単純な電力チャックを使用する際にさらに有用である。

請求項（抜粋）：

BISTを実行するための手段と、メモリとを含み、前記BIST手段が検査を実行し、前記検査の結果を前記メモリに格納する、集積回路チップ。

IPC (3件)：

G11C 29/00 671 ,  G01R 31/28 ,  H01L 21/66

FI (4件)：

G11C 29/00 671 B ,  H01L 21/66 F ,  G01R 31/28 B ,  G01R 31/28 V

引用特許：

審査官引用 (4件)

• コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法
  公報種別：公開公報   出願番号：特願平7-310619   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-199583   出願人：富士通株式会社
• 特開平2-028947
  
• 組み込み型自己テスト論理回路
  公報種別：公開公報   出願番号：特願平7-044804   出願人：株式会社日立製作所