特許
J-GLOBAL ID：200903075623956364

半導体発光素子及び半導体発光素子の製造方法

発明者：
佐藤 俊一

佐藤 俊一 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


公報種別：公開公報
出願番号（国際出願番号）：特願平8-283422
公開番号（公開出願番号）：特開平10-126004
出願日： 1996年10月04日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】本発明はNを含む混晶半導体に適した低い成長温度で製造できる発光効率が高く、寿命の長い半導体発光素子及びその製造方法を提供する。【解決手段】半導体発光素子1は、n型GaAs層である被成長基板2上に、被成長基板2に格子整合しバンドギャップエネルギーが1.53eVであるn型InGaAsP層で形成されたクラッド層3、Nを含む混晶半導体であるGa<SB>a</SB>In<SB>1-a</SB>N<SB>b</SB>As<SB>1-b </SB>(0<b<1)層である活性層(発光層)4、p型InGaAsP層で形成されたクラッド層5及びp<SP>+ </SP>型GaAs層で形成されたキャップ層6が順次積層されている。発光層4と接するクラッド層3、5がAlを含んでいないので、Nを含む混晶半導体に適した低い成長温度でも、Alを含んだ層の成長表面に形成されやすい製造装置内及び原料ボンベ内の酸素が被成長基板2の表面に取り込まれて発生する劣化の起源となる非発光再結合センターを低減でき、高発光効率で寿命の長いN系V族混晶半導体発光素子1を容易に製造できる。
請求項（抜粋）：
発光層とクラッド層、発光層とガイド層とクラッド層、あるいは、発光層とバリア層とガイド層とクラッド層が積層された積層構造からなる半導体発光素子において、前記発光層は、Nを含む混晶半導体Ga<SB>a</SB>In<SB>1-a</SB>N<SB>b</SB>As<SB>c</SB>P<SB>1-b-c </SB>(0≦a≦1、0<b<1、0≦c<1)層で形成され、前記発光層と直接接する前記クラッド層、前記ガイド層あるいは前記バリア層は、Alを含まない半導体層で形成されていることを特徴とする半導体発光素子。
IPC (2件)：
H01S 3/18 ,  H01L 33/00
FI (2件)：
H01S 3/18 ,  H01L 33/00 C
引用特許：
審査官引用 (3件)
引用文献：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM