特許
J-GLOBAL ID:200903075697776309

共用メモリ配線を有する暗号化プロセッサ

発明者:
出願人/特許権者:
代理人 (4件): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊
公報種別:公開公報
出願番号(国際出願番号):特願2006-195950
公開番号(公開出願番号):特開2006-320014
出願日: 2006年07月18日
公開日(公表日): 2006年11月24日
要約:
【課題】さまざまな秘密鍵および公開鍵の暗号化アルゴリズムを処理するようプログラム可能な暗号化チップを提供する。【解決手段】暗号化チップは、演算処理装置のパイプラインを含み、該演算処理装置の各々は、秘密鍵アルゴリズム内の1ラウンドを処理することが可能である。データは、該演算処理装置間で、デュアルポートメモリを介して転送される。中央処理装置は、単一サイクルのオペレーションで、グローバルメモリからの非常に幅の広いデータ語を処理することができる。加算器回路は、比較的小さい複数の加算器回路を使用することによって簡素化され、合計およびキャリが複数サイクルでループバックされる。乗算器回路は、非常に幅の広い中央処理乗算器となるよう連結することができるように、より小さい演算処理装置乗算器を適用することによって、複数の演算処理装置と中央処理装置との間で共用することができる。【選択図】図2
請求項(抜粋):
シングルチップにおいて、暗号化アルゴリズムの入力データを処理するための演算処理装置のパイプラインアレイを含む、暗号化データ処理システムであって、各演算処理装置は、 暗号化アルゴリズムのラウンドを記憶するための命令メモリを含み、ラウンドは命令のシーケンスを含み、各演算処理装置はさらに、 命令メモリからのラウンドを実現するためのプロセッサを含み、それにより暗号化データオペランドおよび暗号化されたデータが得られ、各演算処理装置はさらに、 暗号化データオペランドおよび暗号化されたデータを記憶するためのデータメモリを含み、 演算処理装置の各々は、ラウンドのうち1つを実現し、 実現により得られた結果は、連続する演算処理装置に転送され、それにより、演算処理装置のパイプラインアレイにおいて暗号化アルゴリズムの連続的なラウンドが実現される、システム。
IPC (2件):
H04L 9/10 ,  G06F 9/38
FI (2件):
H04L9/00 621Z ,  G06F9/38 370A
Fターム (7件):
5B013DD04 ,  5J104AA18 ,  5J104AA20 ,  5J104AA22 ,  5J104NA39 ,  5J104NA40 ,  5J104PA07
引用特許:
出願人引用 (2件)
  • 米国特許番号第5,144,667号
  • 米国特許番号第4,200,770号
審査官引用 (4件)
全件表示

前のページに戻る