特許
J-GLOBAL ID：200903075737147873
半導体装置及び半導体装置の実装構造体
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願2000-283880
公開番号（公開出願番号）：特開2002-093946
出願日： 2000年09月19日
公開日（公表日）： 2002年03月29日
要約：
【要約】【課題】ウエハレベルで製造できる小型の半導体装置において、半導体素子とプリント回路基板との熱膨張差による歪みに対し、外部端子の信頼性が高く、かつ配線の静電容量を低減して電気的性能に優れた半導体装置を実現する。【解決手段】低弾性で厚い応力緩和層5が半導体素子1と配線7及びランド6との間に介在することにより半導体素子1とプリント回路基板10との熱膨張差による歪みを吸収して外部端子9の信頼性を向上し、厚い応力緩和層5が介在することにより配線7と半導体素子1の内部配線との間の静電容量を低減して電気的性能を向上する。応力緩和層5が形成されない素子電極2周囲も、配線7と半導体素子1との間に絶縁膜4が介在することでこの部分の静電容量を低減する。プリント回路基板10側のランド11が外部端子9内部に突出しランド11を小型化することで外部端子9の信頼性をさらに向上し外部端子9を狭ピッチ化できる。
請求項（抜粋）：
半導体素子を有する半導体装置において、半導体素子表面に形成された素子電極と、上記半導体素子表面に形成され上記素子電極上に開口部を有するパッシベーション膜と、外部端子接合用の導電性のランドと、上記パッシベーション膜と上記ランドとの間に介在し、上記素子電極上に端部が斜面状になった開口部を有する応力緩和層と、上記パッシベーション膜と上記応力緩和層との間に介在し、上記素子電極上に開口部を有する絶縁膜と、上記素子電極と上記ランドとを電気的に接続する導電性の配線と、半導体装置の最表面に形成され、上記ランド上に開口部を有する表面保護膜と、上記ランドに接合される外部端子と、を備え、上記パッシベーション膜、上記絶縁膜、上記応力緩和層のそれぞれに形成される開口部の端部の、上記素子電極の中央部からの距離が、上記絶縁膜、上記パッシベーション膜、上記応力緩和層の順に小となるように上記開口部が形成されることを特徴とする半導体装置。
IPC (7件)：
H01L 23/12 501
, H01L 23/12
, H01L 21/56
, H01L 21/60 311
, H01L 21/60
, H01L 23/29
, H01L 23/31
H01L 23/12 501 P
, H01L 21/56 R
, H01L 21/60 311 S
, H01L 21/92 602 L
, H01L 21/92 602 R
, H01L 23/12 F
, H01L 23/30 B
4M109AA02
, 4M109BA07
, 4M109CA10
, 4M109CA12
, 4M109EA15
, 5F044KK12
, 5F044LL01
, 5F044QQ04
, 5F061AA02
, 5F061BA07
, 5F061CA10
, 5F061CA12
, 5F061CB01
, 5F061CB13
