特許
J-GLOBAL ID：200903075906186220
ディジタルΔΣモジュレータおよびそれを用いたD/Aコンバータ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-174597
公開番号（公開出願番号）：特開2002-368620
出願日： 2001年06月08日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 マルチビット量子化器を用いた場合と同等の精度を有すると共に、回路規模を削減するディジタルΔΣモジュレータを得る。【解決手段】 1ビット量子化器を有し、ディジタルデータをモジュレーションする初段1ビットΔΣモジュレータ32と、1ビット量子化器で生じた量子化誤差に補正を掛ける補正ロジック34と、mビット量子化器を有し、補正ロジック34により補正が掛けられた量子化誤差をモジュレーションして初段1ビットΔΣモジュレータ32に帰還する次段mビットn次ΔΣモジュレータ35とを備え、補正ロジック34は、量子化誤差が初段1ビットΔΣモジュレータ32の出力において消去されるように補正を掛ける。
請求項（抜粋）：
l(lは任意の自然数)ビット量子化器を有し、ディジタルデータをモジュレーションする初段lビットΔΣモジュレータと、上記lビット量子化器で生じた量子化誤差に補正を掛ける補正ロジックと、m(mはlよりも大きい任意の自然数)ビット量子化器を有し、上記補正ロジックにより補正が掛けられた量子化誤差をモジュレーションして上記初段lビットΔΣモジュレータに帰還する次段mビットΔΣモジュレータとを備え、上記補正ロジックは、上記lビット量子化器で生じた量子化誤差が上記初段lビットΔΣモジュレータの出力において消去されるように補正を掛けることを特徴とするディジタルΔΣモジュレータ。
Fターム (10件)：
5J064AA01
, 5J064AA04
, 5J064BA03
, 5J064BB02
, 5J064BB07
, 5J064BC07
, 5J064BC08
, 5J064BC10
, 5J064BC11
, 5J064BC16
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
