WORM記憶装置のための書き込みパルス制限

発明者： ,
出願人/特許権者：
代理人 (1件)：古谷馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-214851
公開番号（公開出願番号）：特開2003-123496
出願日： 2002年07月24日
公開日（公表日）： 2003年04月25日
要約：

【要約】【課題】メモリセル(210)に書き込むための方法(400)と回路(300)の提供。【解決手段】この方法(400)は、メモリセル(210)に接続された書き込み線にパルス(370,380)を印加する。パルス(370,380)の持続時間は予め決定されていない。方法(400)は、セル(210)の入力側の値を基準値と比較する。方法(400)は、比較するステップに応じて、好ましくは書き込み線上の値が基準値を超える場合、書き込み線上のパルス(370,380)を中断する。回路(300)は、パルス発生器(310)及び比較器(330)を含む。パルス発生器(310)は出力とイネーブル入力を有する。出力はメモリセルに接続された書き込み線に接続される。イネーブルにされる時、出力はパルス(370,380)を伝える。比較器(330)は、2つの入力と1つの出力を有し、各々の入力は書き込み線及び基準に接続される。出力は書き込み線に接続され、それにより、比較器出力によって書き込み線上のパルスがディスエーブル又はイネーブルにされる。

請求項（抜粋）：

メモリセルに書き込むための方法(400)であって、前記メモリセル(210)に接続された書き込み線にパルス(370、380)を生じさせるステップ(420)と、前記メモリセル(210)の入力側の値と基準値を比較するステップ(210)と、及び前記比較するステップに応じて、前記書き込み線上のパルス(370、380)を変化させるステップとからなる、方法(400)。

IPC (2件)：

G11C 17/00 , H01L 27/10 431

FI (2件)：

G11C 17/00 B , H01L 27/10 431

Fターム (17件)：

5B003AA05 , 5B003AB05 , 5B003AC06 , 5B003AD03 , 5F083CR11 , 5F083CR12 , 5F083CR13 , 5F083CR14 , 5F083CR15 , 5F083JA02 , 5F083JA06 , 5F083JA19 , 5F083JA36 , 5F083JA38 , 5F083JA60 , 5F083LA03 , 5F083LA10

引用特許：

審査官引用 (4件)

半導体デバイス
公報種別：公開公報出願番号：特願平8-064536 出願人：川崎製鉄株式会社
入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
公報種別：公開公報出願番号：特願平10-171499 出願人：三菱電機株式会社
メモリセルのしきい値電圧制御方法及び半導体記憶装置
公報種別：公開公報出願番号：特願平10-240464 出願人：株式会社沖マイクロデザイン, 沖電気工業株式会社

全件表示

前のページに戻る