特許
J-GLOBAL ID：200903088577441731
WORM記憶装置のパルス列書き込み
発明者：
,
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-200114
公開番号（公開出願番号）：特開2003-109393
出願日： 2002年07月09日
公開日（公表日）： 2003年04月11日
要約：
【要約】【課題】メモリセル(210)に書き込むための方法(400)と回路(300)の提供。【解決手段】方法(400)は、メモリセル(210)に接続された書き込み線にハ ゚ルス列(370)を印加する。ハ ゚ルス列(370)内のパルスの数は予め決定されていない。方法(400)は、セル(210)の入力側の値を基準値と比較し、メモリセル(210)の入力側は、書き込み動作が完了したという指示を提供する。方法(400)は、比較ステッフ ゚に応じて、好適には書き込み線上の値が基準値を超えた場合に、書き込み線のハ ゚ルス列(370)を中断する。ハ ゚ルスは、幅が短く、振幅が大きいことが好ましい。方法は、必要に応じて、ハ ゚ルス列(370)内のハ ゚ルスの数をカウントし、ハ ゚ルスの数が所定の最大値を超えた場合に、書き込み線上のハ ゚ルス列を中断しおよび/またはセルを使用不可能と宣言することができる。また、回路(300)は、ハ ゚ルス列発生器(310)と比較器(330)とを含む。
請求項（抜粋）：
メモリセル(210)に書き込むための方法(400)であって、前記メモリセル(210)に接続された書き込み線にパルス列(370)を生じさせるステップ(420)であって、前記パルス列(370)内のパルスの数が予め決定されていない、ステップと、前記メモリセル(210)の入力側の値と基準値を比較するステップ(430)であって、前記メモリセル(210)の入力側が、書き込み動作が完了したという指示を提供する、ステップと、及び前記比較するステップに応じて、前記書き込み線上の前記パルス列を中断するステップとからなる、方法(400)。
IPC (2件)：
G11C 17/00
, H01L 27/10 431
G11C 17/00 B
, H01L 27/10 431
5B003AA04
, 5B003AA05
, 5B003AA06
, 5B003AB05
, 5B003AC06
, 5B003AD03
, 5F083CR12
, 5F083CR13
, 5F083CR14
, 5F083CR15
, 5F083LA10
, 5F083ZA20
