不揮発性半導体記憶装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人高橋・林アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2007-023509
公開番号（公開出願番号）：特開2008-192708
出願日： 2007年02月01日
公開日（公表日）： 2008年08月21日
要約：

【課題】動作速度の高速化を実現することができる不揮発性半導体記憶装置を提供する。【解決手段】NAND型フラッシュメモリ1において、データ線50の延在方向に隣接する複数個のメモリセルユニット20の第1の選択トランジスタ22の各々の制御電極を一体化し第1の選択信号線71を構成し、第2の選択トランジスタ23の各々の制御電極を一体化し第2の選択信号線72を構成する。第1の選択信号線71に対して、第2の選択信号線は、データ線50の延在方向に半配列ピッチ分ずれている。【選択図】図1

請求項（抜粋）：

データ線と、電荷蓄積領域を持つメモリセルが複数個電気的に直列に接続された第1のメモリストリングスを有し、その一端から前記データ線に電気的に直列に接続された第1の選択トランジスタ及び第2の選択トランジスタを有する第1のメモリセルユニットと、前記第1のメモリストリングスと同一構造を持つ第2のメモリストリングスを有し、その一端から前記データ線に電気的に直列に接続された第3の選択トランジスタ及び第4の選択トランジスタを有し、前記第1のメモリセルユニットに隣接する第2のメモリセルユニットと、前記第1のメモリストリングスと同一構造を持つ第3のメモリストリングスを有し、その一端から前記データ線に電気的に直列に接続された第5の選択トランジスタ及び第6の選択トランジスタを有し、前記第2のメモリセルユニットに隣接する第3のメモリセルユニットと、前記第1のメモリセルユニットの前記第1の選択トランジスタの制御電極及び前記第2のメモリセルユニットの前記第3の選択トランジスタの制御電極に電気的に接続された第1の選択信号線と、前記第2のメモリセルユニットの前記第4の選択トランジスタの制御電極及び前記第3のメモリセルユニットの前記第6の選択トランジスタの制御電極に電気的に接続された第2の第2の選択信号線と、を備えたことを特徴とする不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 27/10

FI (3件)：

H01L27/10 434 , H01L29/78 371 , H01L27/10 481

Fターム (43件)：

5F083EP18 , 5F083EP22 , 5F083EP32 , 5F083EP48 , 5F083EP49 , 5F083EP76 , 5F083ER22 , 5F083GA02 , 5F083GA10 , 5F083GA27 , 5F083JA03 , 5F083JA19 , 5F083JA33 , 5F083JA37 , 5F083KA01 , 5F083KA13 , 5F083LA02 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083LA10 , 5F083LA26 , 5F083MA06 , 5F083MA16 , 5F083MA19 , 5F083NA01 , 5F083PR07 , 5F083PR34 , 5F083PR40 , 5F083PR41 , 5F083ZA01 , 5F101BA45 , 5F101BA47 , 5F101BB02 , 5F101BD16 , 5F101BD22 , 5F101BD30 , 5F101BD32 , 5F101BD34 , 5F101BE02 , 5F101BH08 , 5F101BH21 , 5F101BH23

引用特許：

出願人引用 (1件)

半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願2001-142454 出願人：舛岡富士雄, シャープ株式会社

審査官引用 (2件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2004-218738 出願人：株式会社東芝
メモリセルユニット、不揮発性半導体装置およびそれを備えてなる液晶表示装置
公報種別：公開公報出願番号：特願2003-315492 出願人：舛岡富士雄, シャープ株式会社

前のページに戻る