特許

J-GLOBAL ID：200903076078673631

半導体基板およびその製造方法

発明者： 神山 栄治 ,  加藤 健夫 ,  朴 在勤
出願人/特許権者： 三菱住友シリコン株式会社 ,  学校法人 漢陽学園
代理人 (1件)： 安倍 逸郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-099541
公開番号（公開出願番号）：特開2004-311526
出願日： 2003年04月02日
公開日（公表日）： 2004年11月04日
要約：

【課題】活性層の厚さがその表面全体で均一な貼り合わせ基板およびその製造方法を提供する。【解決手段】剥離後の活性層10Aの表面を、エッチング作用を有する溶液により1nm〜1μmだけエッチングし、最終活性層厚を200nm以下とする。よって、この活性層10Aの膜厚を表面全体で均一化し、その表面粗さを低減できる。しかも、そのプロセスが単純化され、その処理コストを低減できる。また、ウエットエッチングであるので、バッチ処理が可能で、これにより処理時間の短縮が図れ、スループットも高められる。さらには、加熱処理を伴わないので、活性層10Aに金属汚染が発生するおそれがほとんどない。【選択図】 図1

請求項（抜粋）：

活性層用ウェーハの一部を剥離して支持基板上に形成した活性層の表面を、活性層の厚さを制御することを目的に、エッチング作用を有する溶液により1nm〜1μmだけエッチングし、最終活性層の厚さが200nm以下とした貼り合わせ基板。

IPC (2件)：

H01L27/12 ,  H01L21/02

FI (2件)：

H01L27/12 B ,  H01L21/02 B

引用特許：

審査官引用 (4件)

• 半導体材料薄膜の製造のための改良型スマート・カット・プロセス
  公報種別：公開公報   出願番号：特願平10-237751   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
• 張り合わせ基板の製造方法
  公報種別：公開公報   出願番号：特願平7-116751   出願人：ソニー株式会社
• シリコン薄膜の製造方法、SOI基板の作製方法及び半導体装置
  公報種別：公開公報   出願番号：特願2000-288734   出願人：キヤノン株式会社
• 洗浄装置及び洗浄方法、並びにエッチング装置及びエッチング方法
  公報種別：公開公報   出願番号：特願平10-160799   出願人：ソニー株式会社