特許

J-GLOBAL ID：200903076167949616

ニッケルサリサイド工程を利用した半導体素子の製造方法

発明者： 宣 敏 ▲てつ▼ ,  具 滋 欽 ,  金 哲 性 ,  盧 官 鍾 ,  金 ▲みん▼ ▲しゅ▼
出願人/特許権者： 三星電子株式会社
代理人 (6件)： 八田 幹雄 ,  野上 敦 ,  奈良 泰男 ,  齋藤 悦子 ,  宇谷 勝幸 ,  藤井 敏史
公報種別：公開公報
出願番号（国際出願番号）：特願2003-283984
公開番号（公開出願番号）：特開2004-172571
出願日： 2003年07月31日
公開日（公表日）： 2004年06月17日
要約：

【課題】 ニッケルサリサイド工程を利用した半導体素子の製造方法を提供する。【解決手段】ゲートパターン19及びソース/ドレーン領域23が形成されたシリコン基板11上にニッケルが含まれたシリサイド用金属膜25を形成し、シリサイド用金属膜25上にN-リッチチタン窒化膜27を形成する。ニッケルが含まれたシリサイド用金属膜25及びN-リッチチタン窒化膜27が形成されたシリコン基板11を熱処理してゲートパターン19及びソース/ドレーン領域23上に各々ニッケルシリサイド膜29を形成し、未反応ニッケルが含まれたシリサイド用金属膜及びN-リッチチタン窒化膜を選択的に除去する。ニッケルが含まれたシリサイド用金属膜25上にN-リッチチタン窒化膜27をキャッピングすることによってフィールド酸化膜のようなフィールド領域の表面とスペーサの表面とにシリサイドレジデューが発生しない。【選択図】図4

請求項（抜粋）：

シリコン基板上にゲートパターン及びソース/ドレーン領域を形成する段階と、 前記ゲートパターン及びソース/ドレーン領域が形成されたシリコン基板上にニッケルが含まれたシリサイド用金属膜を形成する段階と、 前記ニッケルが含まれたシリサイド用金属膜上にN-リッチチタン窒化膜を形成する段階と、 前記ニッケルが含まれたシリサイド用金属膜及びN-リッチチタン窒化膜が形成されたシリコン基板を熱処理して前記ゲートパターン及びソース/ドレーン領域上に各々ニッケルシリサイド膜を形成する段階と、 前記ニッケルシリサイド膜の形成時、未反応ニッケルが含まれたシリサイド用金属膜及びN-リッチチタン窒化膜を選択的に除去する段階と、 を含んで行われることを特徴とする半導体素子の製造方法。

IPC (3件)：

H01L21/336 ,  H01L21/28 ,  H01L29/78

FI (2件)：

H01L29/78 301P ,  H01L21/28 301S

Fターム (36件)：

4M104AA01 ,  4M104BB01 ,  4M104BB21 ,  4M104BB39 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD22 ,  4M104DD64 ,  4M104DD80 ,  4M104DD84 ,  4M104GG09 ,  4M104HH15 ,  4M104HH20 ,  5F140AA00 ,  5F140AA14 ,  5F140BA01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF19 ,  5F140BG08 ,  5F140BG14 ,  5F140BG34 ,  5F140BG45 ,  5F140BG53 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BJ09 ,  5F140BK13 ,  5F140BK24 ,  5F140BK28 ,  5F140BK34 ,  5F140BK39 ,  5F140CB01 ,  5F140CF04

引用特許：

出願人引用 (1件)

• 米国特許第6,329,287号明細書
  

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-180968   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-125277   出願人：三菱電機株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-045657   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-059377   出願人：株式会社東芝