特許
J-GLOBAL ID：200903076376561021

記憶素子,メモリ装置,半導体集積回路

発明者：
村岡 俊作

村岡 俊作 について

, 
小佐野 浩一

小佐野 浩一 について

, 
三谷 覚

三谷 覚 について

, 
名古 久美男

名古 久美男 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (12件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2005-299057
公開番号（公開出願番号）：特開2007-109875
出願日： 2005年10月13日
公開日（公表日）： 2007年04月26日
要約：
【課題】 特性バラツキ,装置の汚染を抑制することができ、かつ、情報の書き込み/情報の消去の速度が速い記憶素子を提供する。【解決手段】 記憶素子では、基板4上に下部電極3が形成され、下部電極3上に可変抵抗膜2が形成され、可変抵抗膜2上に上部電極1が形成される。電源5は、上部電極1と下部電極3との間に所定の電圧を印加する。可変抵抗膜2には、VI族遷移金属元素のうち少なくとも1種の元素からなる金属酸化物(ただし、WO3を除く)が用いられる。また、可変抵抗膜2には、VI族の遷移金属元素のうち少なくとも1種の元素と、I族,II族,VII族,VIII族の遷移金属元素のうち少なくとも1種の元素とからなる金属酸化物が用いられる。【選択図】 図1
請求項（抜粋）：
第1の電極と、 第2の電極と、 前記第1の電極と前記第2の電極との間に接続され、当該第1の電極と当該第2の電極との間に与えられる電気的パルスに応じてその抵抗値を増加または減少させる金属酸化物材料とを備え、 前記金属酸化物材料は、 VI族遷移金属元素のうち少なくとも1種の元素を構成元素として含むが、WO3ではない ことを特徴とする記憶素子。
IPC (4件)：
H01L 27/10 ,  H01L 45/00 ,  G11C 13/00 ,  H01L 49/00
FI (5件)：
H01L27/10 451 ,  H01L45/00 Z ,  H01L27/10 481 ,  G11C13/00 A ,  H01L49/00 Z
Fターム (13件)：
5F083FZ10 ,  5F083GA01 ,  5F083GA05 ,  5F083GA27 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA42 ,  5F083JA45 ,  5F083JA60 ,  5F083ZA13 ,  5F083ZA21
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM