特許
J-GLOBAL ID:200903076409773526
不揮発性半導体記憶装置
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (2件):
伊丹 勝
, 田村 和彦
公報種別:公開公報
出願番号(国際出願番号):特願2007-320215
公開番号(公開出願番号):特開2009-146954
出願日: 2007年12月11日
公開日(公表日): 2009年07月02日
要約:
【課題】高い信頼性を有し且つ安価な不揮発性半導体記憶装置を提供する。【解決手段】不揮発性半導体記憶装置は、電気的に書き換え可能な複数のメモリトランジスタが直列に接続された複数のメモリストリングスMSを有する。メモリストリングスMSは、半導体基板Baに対して垂直方向に延びる一対の柱状部CLmn、及び一対の柱状部CLmnの下端を連結させるように形成された連結部JPmnを有するU字状半導体SCmnと、柱状部CLmnの側面を取り囲むように形成された電荷蓄積層ECと、柱状部CLmnの側面及び電荷蓄積層ECを取り囲むように形成されたワード線WLm1〜8とを備える。ワード線WLm1〜8は、メモリトランジスタMTr1mn〜MTr8mnの制御電極として機能する。【選択図】図2
請求項(抜粋):
電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスを有する不揮発性半導体記憶装置であって、
前記メモリストリングスは、
基板に対して垂直方向に延びる一対の柱状部、及び前記一対の柱状部の下端を連結させるように形成された連結部を有する半導体層と、
前記柱状部の側面を取り囲むように形成された電荷蓄積層と、
前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成された第1導電層と
を備え、
前記第1導電層は、前記メモリセルの制御電極として機能する
ことを特徴とする不揮発性半導体記憶装置。
IPC (5件):
H01L 21/824
, H01L 27/115
, H01L 29/788
, H01L 29/792
, H01L 27/10
FI (3件):
H01L27/10 434
, H01L29/78 371
, H01L27/10 481
Fターム (36件):
5F083EP18
, 5F083EP23
, 5F083EP32
, 5F083EP33
, 5F083EP34
, 5F083EP76
, 5F083ER03
, 5F083ER05
, 5F083ER14
, 5F083ER19
, 5F083ER22
, 5F083GA10
, 5F083JA33
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083MA06
, 5F083MA19
, 5F083PR40
, 5F083PR43
, 5F083PR53
, 5F083ZA06
, 5F083ZA07
, 5F101BA45
, 5F101BB05
, 5F101BC02
, 5F101BD02
, 5F101BD22
, 5F101BD34
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BH21
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る