特許
J-GLOBAL ID：200903076492687229
半導体集積回路装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
原 謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平10-265309
公開番号（公開出願番号）：特開2000-101016
出願日： 1998年09月18日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 多数の半導体チップを1パッケージに設ける場合において、基準面からのダイパッドのダウンセット量を抑制し、精度を維持した半導体集積回路装置の製造を容易にする。【解決手段】 複数の半導体チップ1〜4が搭載され、これら半導体チップ1〜4が封止樹脂層10により封止されている。ダイパッド5の両面にそれぞれ半導体チップ2・3がその素子形成面2a・3aとは反対側の面にて固定され、ダイパッド5の少なくとも一方側の面には、素子形成面1a・2a同士を対向させ、これら素子形成面1a・2aに形成された第1電極部同士が導電性ペースト材6にて接合されている少なくとも一対の半導体チップ1・2が固定されている。
請求項（抜粋）：
複数の半導体チップが搭載され、これら半導体チップが樹脂層により封止されている半導体集積回路装置において、ダイパッドの両面にそれぞれ半導体チップがその素子形成面とは反対側の面にて固定され、前記ダイパッドの少なくとも一方側の面には、素子形成面同士を対向させ、これら素子形成面に形成された第1電極部同士が導電性接合材にて接合されている少なくとも一対の半導体チップが固定されていることを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
