特許

J-GLOBAL ID：200903076528101749

半導体装置およびその製造方法

発明者： 須賀原 和之 ,  石原 宏
出願人/特許権者： 三菱電機株式会社 ,  東京工業大学長
代理人 (1件)： 曾我 道照 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-067344
公開番号（公開出願番号）：特開2002-270786
出願日： 2001年03月09日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】 セルトランジスタのゲート電極に2つの強誘電体キャパシタが接続された不揮発性半導体メモリセルにおいて、微細なメモリセルを得る。【解決手段】 セルトランジスタのソース領域21、ドレイン領域22、ゲート電極41が半導体層によりストライプ状に連続して形成され、ソースドレイン領域に不純物を導入してからゲート電極41をセル毎に分離してゲート電極4とする。さらに、ゲート電極の材料を、金属層と半導体層の積層構造とし、ゲート電極の間を絶縁膜で埋めて平坦化する。

請求項（抜粋）：

半導体素子のゲート電極に複数の強誘電体キャパシタが接続された不揮発性半導体メモリセル構造を有し、上記強誘電体キャパシタの強誘電体薄膜を上記ゲート電極に対して相互に逆向きに分極させることにより情報を記憶する半導体装置であって、上記半導体素子のソース領域およびドレイン領域が半導体層によりストライプ状に連続して形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 444 A ,  H01L 29/78 371

Fターム (41件)：

5F083FR05 ,  5F083GA05 ,  5F083GA21 ,  5F083GA25 ,  5F083HA02 ,  5F083JA15 ,  5F083JA35 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083KA13 ,  5F083LA01 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083NA02 ,  5F083PR22 ,  5F083PR23 ,  5F083PR33 ,  5F083PR36 ,  5F083PR40 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA05 ,  5F101BA62 ,  5F101BD02 ,  5F101BD07 ,  5F101BD36 ,  5F101BD37 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02 ,  5F101BH21 ,  5F101BH23

引用特許：

審査官引用 (2件)

• 強誘電体不揮発性メモリとその読み出し方法
  公報種別：公開公報   出願番号：特願平11-138514   出願人：株式会社半導体理工学研究センター
• 強誘電体記憶装置
  公報種別：公開公報   出願番号：特願平8-258603   出願人：富士通株式会社