特許
J-GLOBAL ID：200903042689379915

強誘電体記憶装置

発明者：
後藤 公太郎

後藤 公太郎 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-258603
公開番号（公開出願番号）：特開平10-107215
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：
【要約】【課題】 強誘電体ゲート絶縁膜を有するトランジスタを記憶素子とする記憶装置において,1素子への書込みを可能とする。【解決手段】 直交するワード線とコラム線7の交点に強誘電体ゲート絶縁膜3を有するトランジスタを配し,ゲート電極4をワード線にチャネル領域2aをコラム線7に接続した強誘電体記憶装置において,トランジスタをSOI基板1上の島状の半導体層2中に形成する。チャネル領域2aは島状半導体層2ごとに絶縁分離されるから,1つのチャネル領域2aに書込み電圧を印加しても,他の半導体層2中のトランジスタにはチャネル領域2aに書込み電圧は印加されず書き込まれない。
請求項（抜粋）：
強誘電体ゲート絶縁膜を有する電界効果トランジスタを記憶素子とし,該トランジスタのゲート電極とチャネル領域間に印加した電圧により該強誘電体ゲート絶縁膜の分極方向を反転させてデータを書込み又は消去する強誘電体記憶装置において,該トランジスタは,主面が絶縁体からなる基板の該主面上に設けられた島状の半導体層に形成されたことを特徴とする強誘電体記憶装置。
IPC (6件)：
H01L 27/10 451 ,  G11C 11/22 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/786
FI (5件)：
H01L 27/10 451 ,  G11C 11/22 ,  H01L 29/78 371 ,  H01L 29/78 613 B ,  H01L 29/78 617 T
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM