特許
J-GLOBAL ID:200903076672441511

半導体装置およびその作製方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2000-022022
公開番号(公開出願番号):特開2001-217422
出願日: 2000年01月31日
公開日(公表日): 2001年08月10日
要約:
【要約】【課題】 TFTにおいてガラス基板から活性層への不純物拡散を防ぐために下地膜の作製方法を提供し、それによりTFTのVthやS値などの特性の安定性を確保すると共に生産性を確保することを目的とする。【解決手段】 本発明は、H2、N2O流量を変化させることにより膜中のN、O、H組成比を連続的に変化させた膜を下地膜として使用することによってTFTの特性変動を防ぐことを可能にする。また、上記下地膜はH2、N2O流量変化で成膜可能であることから同一チャンバーで形成することができ、それによって生産性が向上する。
請求項(抜粋):
薄膜トランジスタを有する半導体装置であって、基板に接して絶縁膜と、前記絶縁膜上に接して半導体膜とを有し、前記絶縁膜は、少なくとも前記基板と接する第1の層と前記半導体層と接する第2の層とを有し、前記第1の層は、水素濃度が1.5〜5atomic%で、窒素濃度が2〜15atomic%で、酸素濃度が50〜60atomic%の酸化窒化シリコン膜であり、前記第2の層は、水素濃度が0.1〜2atomic%で、窒素濃度が0.1〜2atomic%で、酸素濃度が60〜65atomic%の酸化窒化シリコン膜であることを特徴とする半導体装置。
IPC (4件):
H01L 29/786 ,  G02F 1/1368 ,  H01L 21/31 ,  H01L 21/318
FI (4件):
H01L 21/31 C ,  H01L 21/318 B ,  H01L 29/78 626 C ,  G02F 1/136 500
Fターム (88件):
2H092JA25 ,  2H092JB56 ,  2H092KA05 ,  2H092KB25 ,  2H092MA08 ,  2H092MA30 ,  2H092NA11 ,  2H092NA27 ,  2H092NA29 ,  5F045AA08 ,  5F045AB34 ,  5F045AC01 ,  5F045AD08 ,  5F045AE19 ,  5F045AF07 ,  5F045BB14 ,  5F045BB16 ,  5F045CA15 ,  5F045DC56 ,  5F045DC65 ,  5F045DQ17 ,  5F045EN05 ,  5F045HA25 ,  5F058BA05 ,  5F058BB04 ,  5F058BB07 ,  5F058BC11 ,  5F058BE10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF29 ,  5F058BF30 ,  5F058BF37 ,  5F058BF39 ,  5F058BJ10 ,  5F110AA08 ,  5F110AA26 ,  5F110BB02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110DD15 ,  5F110DD17 ,  5F110DD25 ,  5F110EE01 ,  5F110EE03 ,  5F110EE04 ,  5F110EE05 ,  5F110EE06 ,  5F110EE09 ,  5F110EE28 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG25 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL04 ,  5F110HL06 ,  5F110HL12 ,  5F110HL23 ,  5F110HM15 ,  5F110NN03 ,  5F110NN24 ,  5F110NN27 ,  5F110NN35 ,  5F110NN36 ,  5F110NN72 ,  5F110PP01 ,  5F110PP03 ,  5F110PP05 ,  5F110PP06 ,  5F110PP10 ,  5F110PP24 ,  5F110PP34 ,  5F110PP35 ,  5F110QQ09 ,  5F110QQ24 ,  5F110QQ25 ,  5F110QQ28
引用特許:
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る