特許
J-GLOBAL ID：200903076830184599

マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法

発明者：
東内 圭一郎

東内 圭一郎 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2003-094710
公開番号（公開出願番号）：特開2004-302110
出願日： 2003年03月31日
公開日（公表日）： 2004年10月28日
要約：
【課題】最終的に製造される半導体集積回路の構造に応じた適切な検証規格を用いてマスクパターンの検証を行うことが可能なマスクパターン検証技術を提供する。【解決手段】検証対象マスク設計パターンを用意する手順(S01)と、近接効果補正を行ってマスクパターンを生成する手順(S02)と、設計パターンのパターンエッジを区分する手順(S03)と、設計パターンのパターンエッジに、サンプリング候補点を規定する手順(S04)と,設計パターンを複数の領域に区分する手順(S05)と,サンプリング点を決定する手順(S06)と,サンプリング点での設計パターンとレジストパターンとの寸法の誤差が、規定されている範囲内に有るか否かを判断して該マスクパターンの検証を行う手順(S07)とを備えている。【選択図】 図1
請求項（抜粋）：
検証対象であるマスク層の設計パターンである検証対象マスク設計パターンを用意する手順と、 前記検証対象マスク設計パターンに対して近接効果補正を行って前記マスク層のマスクパターンを生成する手順と、 他のマスク層の設計パターンである他マスク設計パターンを用意する手順と、前記他マスク設計パターンに基づいて、前記検証対象マスク設計パターンを複数の領域に区分する手順と、 前記検証対象マスク設計パターンのパターンエッジにサンプリング点を規定する手順と、 前記複数の領域のそれぞれについて別個に検証規格を規定する手順と、 前記マスクパターンが描かれたマスクを用いた露光によってレジストに転写されるレジストパターンの形状をシミュレーションする手順と、 前記サンプリング点のそれぞれについて、前記検証対象マスク設計パターンと前記レジストパターンとの寸法の誤差が、前記サンプリング点のそれぞれが属する前記領域の前記検証規格に規定されている範囲内に有るか否かを判断して前記マスクパターンの検証を行う手順 とを備え、 前記検証規格は、前記複数の領域のうちの第1領域と、前記複数の領域のうちの第2領域とで異なる マスクパターン検証方法。
IPC (2件)：
G03F1/08 ,  H01L21/027
FI (3件)：
G03F1/08 A ,  H01L21/30 502Z ,  H01L21/30 502P
Fターム (3件)：
2H095BB01 ,  2H095BB36 ,  5F046AA25
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM