特許
J-GLOBAL ID:200903077016037468
回路基板の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
西川 惠清 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-159098
公開番号(公開出願番号):特開2002-261425
出願日: 2001年05月28日
公開日(公表日): 2002年09月13日
要約:
【要約】【課題】 基板上の導体をエッチング除去することにより残存する導体部によって導体回路を形成することにより回路基板を作製するにあたり、ファインパターンの導体回路を形成する場合であっても導体回路を構成する導体部間における導体の残存を防止して導体部間の電気的絶縁性を確保することができる回路基板の製造方法を提供する。【解決手段】 導体回路1を構成する導体部2間の隙間において絶縁層3の表面に向けてレーザ光を照射して導体部2間に残存する導体を除去する。レーザ光の照射は、導体部2間の隙間の幅が50μm以下の箇所において行なうことが好ましい。
請求項(抜粋):
絶縁層に導体層を積層して得られる基板の導体層に対してエッチングを施すことにより導体回路を形成した後、導体回路を構成する導体部間の隙間において絶縁層の表面に向けてレーザ光を照射して導体部間に残存する導体を除去することを特徴とする回路基板の製造方法。
IPC (5件):
H05K 3/22
, H05K 1/02
, H05K 3/00
, H05K 3/06
, H05K 3/08
FI (5件):
H05K 3/22 E
, H05K 1/02 R
, H05K 3/00 Q
, H05K 3/06 C
, H05K 3/08 D
Fターム (32件):
5E338AA03
, 5E338AA16
, 5E338DD11
, 5E338EE23
, 5E338EE33
, 5E339AB02
, 5E339AD05
, 5E339BC02
, 5E339BD06
, 5E339BE05
, 5E339BE17
, 5E339CD01
, 5E339CE02
, 5E339CE16
, 5E339DD03
, 5E339DD04
, 5E339EE01
, 5E339EE03
, 5E343AA15
, 5E343AA17
, 5E343BB24
, 5E343BB67
, 5E343CC44
, 5E343CC63
, 5E343DD76
, 5E343EE42
, 5E343EE52
, 5E343ER16
, 5E343ER18
, 5E343FF30
, 5E343GG08
, 5E343GG11
引用特許:
審査官引用 (10件)
-
プリント基板修正装置
公報種別:公開公報
出願番号:特願平4-099323
出願人:富士通株式会社
-
特許第3101421号
-
特開平1-241197
全件表示
前のページに戻る