特許
J-GLOBAL ID:200903077135202426
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願平10-180626
公開番号(公開出願番号):特開2000-012698
出願日: 1998年06月26日
公開日(公表日): 2000年01月14日
要約:
【要約】【目的】 容易かつ短時間でユーザーの要求に対応する半導体装置を提供することを実現する。【解決手段】 入出力セル5形成領域の幅を予めパッド3の配置間隔としてとり得る最小の幅に合わせ、入出力セル5形成領域の幅とパッド3の配置間隔との最小公倍数に基づき、(最小公倍数)÷(入出力セル5形成領域の幅)個の入出力セルに対して、(最小公倍数)÷(パッド3の配置間隔)個のパッドを配置するようにした。
請求項(抜粋):
所定の間隔をもって配置された複数のパッドと、それぞれ入出力回路形成用の素子を有し、前記複数のパッドのいずれかの前記素子と接続される、複数の入出力セルとを有する半導体装置において、前記複数のパッドの配置方向における入出力セル形成領域の幅は前記複数のパッドの配置間隔より狭く、(前記入出力セル形成領域の幅と前記パッドの配置間隔との最小公倍数)÷(前記パッドの配置間隔)に相当する数のパッドのそれぞれを、(前記入出力セル形成領域の幅と前記パッドの配置間隔との最小公倍数)÷(前記入出力セル形成領域の幅)に相当する数の入出力セルのいずれかの素子と接続していることを特徴とする半導体装置。
IPC (3件):
H01L 21/82
, H01L 27/04
, H01L 21/822
FI (2件):
H01L 21/82 P
, H01L 27/04 E
Fターム (22件):
5F038AV04
, 5F038AV06
, 5F038BE07
, 5F038BH07
, 5F038BH13
, 5F038CA03
, 5F038CA10
, 5F038CD02
, 5F064AA03
, 5F064AA04
, 5F064BB07
, 5F064BB35
, 5F064CC12
, 5F064DD07
, 5F064DD14
, 5F064DD26
, 5F064DD32
, 5F064DD43
, 5F064EE10
, 5F064EE23
, 5F064EE32
, 5F064EE52
引用特許: