特許
J-GLOBAL ID：200903077467009476
半導体装置
出願人/特許権者：
三菱電機株式会社
三菱電機株式会社 について
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-009208
公開番号（公開出願番号）：特開2001-203292
出願日： 2000年01月18日
公開日（公表日）： 2001年07月27日
要約：
【要約】【課題】 半導体チップの電極に接続する信号用はんだバンプの配列を従来のままで、多層基板に必要な構成層の数を少なくした半導体装置を提供する。【解決手段】 第1の信号層9の信号線12は、一定条件下で選択されるスルーホール15を経由して下多層部に導かれるため、第2信号層9と第1の信号層9とがプレーン層を介在せずに重なり合っていても、クロストークノイズは問題とならない。また、第1の信号層9のうち信号線12のない箇所にはグランドプレーン14を設けているため、第1の信号層12と第2の信号層12との間に別個のプレーン層を設けなくても、第2の信号層12はプレーンによって挟み込むストリップ構造とすることができる。このようにして、1つのプレーン層が不要となった結果、多層基板に必要な層数を減らすことができる。
請求項（抜粋）：
多層基板と、前記多層基板の上側に設けられた半導体チップと、前記多層基板の下側に設けられた外部接続電極とを備える半導体装置であって、前記多層基板は、上面側と下面側とを電気的に接続するための複数のスルーホールを有するコア層と、前記コア層の上側に設けられた上多層部と、前記コア層の下側に設けられた下多層部と、前記半導体チップの電極と電気的に接続するために前記上多層部の上面に設けられた複数のチップ電極用ランドと、前記チップ電極用ランドと前記外部接続電極とをそれぞれ電気的に接続するための複数の信号線とを備え、前記上多層部および前記下多層部は、それぞれ複数の構成層からなるとともに、異なる前記構成層に属する前記信号線同士を電気的に接続するためのビアホールを含み、前記複数の構成層は、前記信号線を各同一層内で所望の平面的位置まで引き回すことを主目的とする信号層と、前記信号層を隣接してはさむ導電体のプレーンを配置することを主目的とするプレーン層とを含み、前記上多層部における前記信号層は、第1特定信号層と、前記第1特定信号層の下側に前記プレーン層を介さずに隣接する、第2特定信号層とを含み、前記第1特定信号層において前記半導体チップの投影領域内からその領域外へ引き出される前記信号線は、前記第1特定信号層において引き出される前記信号線すべてのうちの最長のものの距離が最短になるようにそれぞれ選択された前記スルーホールにつながる前記ビアホールまで引き出され、前記スルーホールを介して前記下多層部に接続され、さらに前記下多層部において、前記信号線が接続されるべき前記外部接続電極につながる前記ビアホールまで引き回されており、前記第2特定信号層において前記半導体チップの投影領域内からその領域外へ引き出される前記信号線は、上方から見たときに前記信号線が接続されるべき前記外部接続電極にほぼ最も近い前記スルーホールにつながる前記ビアホールまで引き出され、前記スルーホールを介して前記下多層部に接続されており、前記第1特定信号層において、前記信号線が配置されている部分以外の領域には導電体のプレーンを配置した、半導体装置。
FI (3件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved