特許

J-GLOBAL ID：200903077562293823

半導体装置

発明者： 大野 吉和 ,  新川田 裕樹 ,  横井 孝弘
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-076320
公開番号（公開出願番号）：特開平9-270461
出願日： 1996年03月29日
公開日（公表日）： 1997年10月14日
要約：

【要約】【課題】 ビット線と半導体基板を接続するための導電体とゲ-ト電極との電気的な短絡を防止して、高集積度の半導体装置を得る。【解決手段】 半導体基板1上の第1の配線層4と第2の配線層19との間に、第1の絶縁膜層5と第2の絶縁膜層9のエッチング速度が、第3の絶縁膜層10のエッチング速度よりも遅い3層の絶縁膜層を形成する。

請求項（抜粋）：

半導体基板の主表面の上部に形成された第1の配線層と、前記第1の配線層の上部に形成された第1の絶縁膜層と、前記第1の絶縁膜層の上部に形成された第2の絶縁膜層と、前記第2の絶縁膜層の上部に形成された第3の絶縁膜層と、前記第3の絶縁膜層の上部に形成された第2の配線層と、前記第2の配線層と前記半導体基板との間にエッチングにより形成された第1のコンタクトホ-ルと、前記第1のコンタクトホ-ル内に形成され、前記第2の配線層と前記半導体基板を接続する、前記第1の配線層と電気的に絶縁された第1の導電体とを備えた半導体装置において、前記第1の絶縁膜層のエッチング速度と、前記第2の絶縁膜層のエッチング速度が、前記第3の絶縁膜層のエッチング速度に比較して遅いことを特徴とする半導体装置。

IPC (4件)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 21/90 C ,  H01L 21/302 J ,  H01L 27/10 681 B ,  H01L 27/10 681 F

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-227422   出願人：日本鋼管株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-109267   出願人：松下電子工業株式会社
• 集積回路及びその製造方法
  公報種別：公開公報   出願番号：特願平6-314700   出願人：エスジーエス-トムソンマイクロエレクトロニクス,インコーポレイテッド
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-070939   出願人：新日本製鐵株式会社