特許
J-GLOBAL ID：200903077657477514
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
政木 良文
公報種別：公開公報
出願番号（国際出願番号）：特願2004-177503
公開番号（公開出願番号）：特開2006-004480
出願日： 2004年06月15日
公開日（公表日）： 2006年01月05日
要約：
【課題】 クロスポイントタイプのメモリセルアレイを有する半導体記憶装置において、多値情報を記憶する可変抵抗素子からなる読出し対象のメモリセルの抵抗値に依存して変化するリーク電流を考慮して、読出しマージンの向上を図る。【解決手段】 メモリセルが記憶する多値情報の各記憶レベルを対応する可変抵抗素子の抵抗値の大小順に並べた場合の隣接する2つの記憶レベル間の各リファレンスレベルが、選択メモリセルの抵抗が2つの記憶レベルの高抵抗側の高抵抗メモリセルの読出し電流がメモリアレイの他の非選択メモリセルの抵抗状態の分布パターンに依存して最大状態となる第1電流状態と、選択メモリセルの抵抗が2つの記憶レベルの低抵抗側の低抵抗メモリセルの読出し電流がメモリアレイの他の非選択メモリセルの抵抗状態の分布パターンに依存して最小状態となる第2電流状態の中間状態のリファレンス電流を用いて、選択メモリセルの読出し電流を判定する。【選択図】 図1
請求項（抜粋）：
電気抵抗の変化により3値以上の多値情報を記憶する可変抵抗素子からなるメモリセルを行方向及び列方向に夫々複数配列し、行方向に延伸する複数の行選択線と列方向に延伸する複数の列選択線を備え、同一行の前記メモリセルの夫々が、前記可変抵抗素子の一端側を同じ前記行選択線に接続し、同一列の前記メモリセルの夫々が、前記可変抵抗素子の他端側を同じ前記列選択線に接続してなるメモリセルアレイを有する半導体記憶装置であって、
前記列選択線の夫々に、読出し選択時に所定の第1電圧を供給し、読出し非選択時に前記第1電圧と異なる第2電圧を供給する列読出し電圧供給回路を備え、
前記行選択線の夫々に、読出し時に前記第2電圧を供給する行読出し電圧供給回路を備え、
読出し時において、選択された前記行選択線を流れる電流を、非選択の前記行選択線を流れる電流と分離して検知して、選択された前記メモリセルの電気抵抗状態を検知するセンス回路を備えてなり、
前記メモリセルが記憶する多値情報の各記憶レベルを対応する前記可変抵抗素子の抵抗値の大小順に並べた場合の隣接する2つの前記記憶レベル間の各リファレンスレベルが、選択された前記メモリセルの電気抵抗が前記2つの記憶レベルの高抵抗側の抵抗状態にある高抵抗メモリセルの読出し時において選択された前記行選択線を流れる電流が前記メモリセルアレイの他の非選択の前記メモリセルの電気抵抗状態の分布パターンに依存して最大状態となる第1電流状態と、選択された前記メモリセルの電気抵抗が前記2つの記憶レベルの低抵抗側の抵抗状態にある低抵抗メモリセルの読出し時において選択された前記行選択線を流れる電流が前記メモリセルアレイの他の非選択の前記メモリセルの電気抵抗状態の分布パターンに依存して最小状態となる第2電流状態の中間状態のリファレンス電流によって夫々規定され、
前記センス回路が、選択された前記行選択線を流れる電流と前記各リファレンスレベルに対応する前記各リファレンス電流と比較可能に構成されていることを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
