特許
J-GLOBAL ID：200903077739587938

強誘電体メモリの製造方法

発明者：
鈴木 久男

鈴木 久男 について

, 
金子 正治

金子 正治 について

, 
近藤 康宏

近藤 康宏 について

, 
林 卓

林 卓 について

, 
金子 明

金子 明 について

, 
岡田 升宏

岡田 升宏 について

, 
今西 正夫

今西 正夫 について

, 
飯島 健三郎

飯島 健三郎 について


出願人/特許権者：
ヤマハ株式会社

ヤマハ株式会社 について


代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平11-039736
公開番号（公開出願番号）：特開2000-243920
出願日： 1999年02月18日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】 (111)面に高配向したPZT薄膜からなる強誘電体メモリを低温焼成で形成することができ、他の同一基板に作り込まれるトランジスタ等へのダメージを回避した強誘電体メモリの製造方法を提供する。【解決手段】 Pbx(Zr(1-y)Tiy)O3[但し、xは1.05乃至1.30、yは0.2乃至0.55]の組成を有するゾルゲル液を基板上に被着し、このゾルゲル液を乾燥した後、250乃至350°Cの温度で熱処理する(第1熱処理工程)。このゾルゲル液の被着工程と、第1熱処理工程とを複数回繰り返す。その後、薄膜を500乃至600°Cの温度で熱処理する(第2熱処理工程)。
請求項（抜粋）：
シリコン基板上にトランジスタを形成する工程と、このトランジスタ上に下部電極を形成する工程と、前記下部電極上にキャパシタ絶縁膜を形成する工程と、前記キャパシタ絶縁膜上に上部電極を形成する工程とを有する強誘電体メモリの製造方法において、前記キャパシタ絶縁膜の形成工程は、Pbx(Zr(1-y)Tiy)O3[但し、xは1.05乃至1.30、yは0.2乃至0.55]の組成を有するゾルゲル液を基板上に被着する工程と、このゾルゲル液を乾燥した後250乃至350°Cの温度で熱処理する第1熱処理工程と、更に500乃至600°Cの温度で熱処理する第2熱処理工程と、を有することを特徴とする強誘電体メモリの製造方法。
IPC (9件)：
H01L 27/10 451 ,  H01B 17/56 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (6件)：
H01L 27/10 451 ,  H01B 17/56 L ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 27/10 651 ,  H01L 29/78 371
Fターム (27件)：
5F001AA17 ,  5F001AF06 ,  5F001AF07 ,  5F001AF25 ,  5F001AG30 ,  5F001AG40 ,  5F001AH10 ,  5F038AC05 ,  5F038AC14 ,  5F038AC18 ,  5F038DF05 ,  5F038EZ17 ,  5F038EZ20 ,  5F083FR00 ,  5F083GA29 ,  5F083JA15 ,  5F083JA38 ,  5F083JA43 ,  5F083PR23 ,  5F083PR33 ,  5F083ZA01 ,  5G333AA03 ,  5G333AB13 ,  5G333AB21 ,  5G333BA01 ,  5G333CB17 ,  5G333DA28
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM