特許
J-GLOBAL ID：200903077805077750
強誘電体キャパシタを有するメモリセルアレイおよびその製造方法並びに強誘電体メモリ装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-251436
公開番号（公開出願番号）：特開2002-064187
出願日： 2000年08月22日
公開日（公表日）： 2002年02月28日
要約：
【要約】【課題】 強誘電体キャパシタを構成する強誘電体層が特定のパターンを有し、信号電極の浮遊容量を小さくすることができるメモリセルアレイ、およびその製造方法、ならびに強誘電体メモリ装置を提供する。【解決手段】 メモリセルアレイ100Aは、強誘電体キャパシタ20からなるメモリセルがマトリクス状に配列されている。強誘電体キャパシタ20は、第1信号電極12と、第1信号電極12と交差する方向に配列された第2信号電極16と、第1信号電極12または第2信号電極16に沿ってライン状に配置された強誘電体層14と、を有する。また、強誘電体層14は、第1信号電極12と第2信号電極16との交差領域のみにブロック状に配置されていてもよい。
請求項（抜粋）：
強誘電体キャパシタからなるメモリセルがマトリクス状に配列され、前記強誘電体キャパシタは、第1信号電極と、該第1信号電極と交差する方向に配列された第2信号電極と、少なくとも前記第1信号電極と前記第2信号電極との交差領域に配置された強誘電体層と、を含み、前記強誘電体層は、第1信号電極または第2信号電極に沿ってライン状に配置される、強誘電体キャパシタを有するメモリセルアレイ。
Fターム (12件)：
5F083FR01
, 5F083GA03
, 5F083JA15
, 5F083JA17
, 5F083JA38
, 5F083JA43
, 5F083JA56
, 5F083JA58
, 5F083LA01
, 5F083PR21
, 5F083PR23
, 5F083PR40
