特許
J-GLOBAL ID：200903077839392379
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2007-186474
公開番号（公開出願番号）：特開2009-026838
出願日： 2007年07月18日
公開日（公表日）： 2009年02月05日
要約：
【課題】III族窒化物半導体から構成されるHEMTに於いて、電流コラプスの低減化と、ゲート-ドレイン間等の寄生容量の低減化とを両立化させて、利得向上による高周波化を可能にする。【解決手段】半導体装置は、AlxInyGa1-x-yN(0≦x<1, 0≦y<1)のチャネル層2上に、AlzGa1-zN(Al組成zは0≦z≦1)の電子供給層3から成るヘテロ接合を形成したIII族窒化物半導体ヘテロ接合電界効果型トランジスタである。ゲート電極5の側面5S1,5S2から、ドレイン電極4b及びソース電極4a側に向かって、それぞれ誘電率がε1、ε2、...、εn(n≧2)(ε1>ε2>...>εn)を有するn個の絶縁膜7a,7b, ...,7nが、当該順序で、ゲート電極5とドレイン電極4b間及びゲート電極5とソース電極4a間に位置する電子供給層3の表面領域上に形成されている。【選択図】図1
請求項（抜粋）：
第1のIII族窒化物半導体から構成されるチャネル層と、
前記チャネル層上に形成されており、前記第1のIII族窒化物半導体よりもそのバンドギャップが大きい第2のIII族窒化物半導体から構成され、且つ前記チャネル層との間でヘテロ接合を成す電子供給層と、
前記電子供給層の表面上に形成されたゲート電極と、
前記ゲート電極を挟んで対向する様に、前記電子供給層の前記表面上に形成されたソース電極及びドレイン電極と、
前記ドレイン電極に対向した前記ゲート電極の側面の全体又はその一部から、前記ドレイン電極側に向かって、それぞれ誘電率がε1、ε2、...、εn(n≧2)(ε1>ε2>...>εn)を有するn個の絶縁膜が当該順序で前記ゲート電極と前記ドレイン電極間に位置する前記電子供給層の前記表面の領域上に形成されて成る絶縁膜群とを備えたことを特徴とする、
半導体装置。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 29/778
H01L29/80 Q
, H01L29/80 H
, H01L29/80 F
5F102FA00
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ10
, 5F102GL04
, 5F102GM04
, 5F102GQ01
, 5F102GR11
, 5F102GS04
, 5F102GT03
, 5F102GT05
, 5F102GT06
, 5F102GV05
, 5F102HA04
, 5F102HC00
, 5F102HC01
, 5F102HC07
, 5F102HC11
, 5F102HC15
, 5F102HC19
, 5F102HC21
