特許
J-GLOBAL ID：200903008835216655

電子デバイスおよびヘテロ接合FET

発明者：
ジョン・トワイナム

ジョン・トワイナム について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (2件)： 山崎 宏 ,  前田 厚司
公報種別：公開公報
出願番号（国際出願番号）：特願2005-276305
公開番号（公開出願番号）：特開2006-128646
出願日： 2005年09月22日
公開日（公表日）： 2006年05月18日
要約：
【課題】簡単な構成で電極間の電界分布を均一にすることにより高耐圧化できる電子デバイスを提供する。【解決手段】 GaN層102とAlGaN層103からなる能動層上にゲートショットキー電極106を形成し、さらに能動層上にかつゲートショットキー電極106の両側に、ソースオーミック電極105およびドレインオーミック電極107に形成する。ゲートショットキー電極106とドレインオーミック電極107との間の電界分布が略均一になるように、AlGaN層103上に階段状の積層構造の誘電体層(TiO2層108,109,110)を形成する。前記誘電体層のTiO2の誘電率を能動層のGaN,AlGaNの誘電率よりも高くする。【選択図】図1
請求項（抜粋）：
能動層を備えた電子デバイスであって、 前記能動層上に形成された複数の電極と、 前記複数の電極うちの少なくとも2つの電極間の電界分布が略均一になるように、前記能動層上に形成された誘電体層とを備えたことを特徴とする電子デバイス。
IPC (5件)：
H01L 29/812 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/872 ,  H01L 29/47
FI (2件)：
H01L29/80 H ,  H01L29/48 D
Fターム (18件)：
4M104AA04 ,  4M104BB14 ,  4M104BB33 ,  4M104CC01 ,  4M104CC03 ,  4M104EE09 ,  4M104EE14 ,  4M104GG03 ,  4M104HH20 ,  5F102FA00 ,  5F102FA03 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GV05 ,  5F102GV06 ,  5F102GV08
引用特許：
出願人引用 (1件)
  • ツアング(Zhang,n.-Q.)著、他5名、「オーバーラッピングゲート構造の高ブレークダウンGaN HEMT(High Breakdown GaN HEMT with Overlapping Gate Structure)」、第21巻、エレクトロン・デバイス・レターズ(Electron Device Letters)、アイトリプルイー(IEEE)、2000年9月、p.373-375、p.421-423
審査官引用 (7件)
  • 電界効果型トランジスタ
    公報種別：公開公報   出願番号：特願平10-268394   出願人：日本電気株式会社
  • 電界効果トランジスタ
    公報種別：公開公報   出願番号：特願平11-056197   出願人：日本電気株式会社
  • 特開昭64-061066
全件表示

前のページに戻る

TOP

BOTTOM