特許
J-GLOBAL ID：200903077890373168

A/D変換方法及び装置

発明者：
渡辺 高元

渡辺 高元 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 足立 勉
公報種別：公開公報
出願番号（国際出願番号）：特願2001-213966
公開番号（公開出願番号）：特開2003-032113
出願日： 2001年07月13日
公開日（公表日）： 2003年01月31日
要約：
【要約】【課題】 パルス遅延回路を利用して入力電圧を数値データに変換するA/D変換装置において、A/D変換の高分解能化若しくは高速化を図る。【解決手段】 パルス遅延回路10を構成する複数の遅延ユニットを、入力電圧Vinを増幅・電圧シフトした電圧信号Vin1で駆動し、所定のサンプリング周期TS内にパルス信号が通過した遅延ユニット2の段数を入力電圧VinのA/D変換値とするA/D変換部20を備えた装置において、パルス遅延回路30を別途設けて、これを構成する遅延ユニットを、入力電圧Vinを反転増幅・電圧シフトした電圧信号Vin2で駆動し、パルス遅延回路30内でパルス信号が通過した遅延ユニットの数が設定値NBで決まる所定値に達する度に、A/D変換部20にサンプリング信号CKSを出力する。この結果、サンプリング周期TSが入力電圧Vinに応じて変化し、A/D変換の分解能を向上できる。
請求項（抜粋）：
入力電圧を数値データに変換するA/D変換方法であって、ゲート回路からなる第1遅延ユニットを複数段縦続接続してなる第1パルス遅延回路に対して、前記入力電圧を、前記各第1遅延ユニットの遅延時間を制御する信号として入力すると共に、ゲート回路からなる第2遅延ユニットを複数段縦続接続してなる第2パルス遅延回路に対して、前記入力電圧を、前記各第2遅延ユニットの遅延時間を前記第1パルス遅延回路とは逆方向に制御する信号として入力し、更に、前記各パルス遅延回路を起動して各パルス遅延回路内でパルス信号を伝送させた際に生じる伝送速度の比率を数値化することで、前記入力電圧を数値データに変換することを特徴とするA/D変換方法。
Fターム (16件)：
5J022AA01 ,  5J022AA14 ,  5J022BA03 ,  5J022BA05 ,  5J022BA07 ,  5J022CA10 ,  5J022CD03 ,  5J022CD04 ,  5J022CE01 ,  5J022CE04 ,  5J022CE05 ,  5J022CE08 ,  5J022CF01 ,  5J022CF02 ,  5J022CF10 ,  5J022CG01
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM