迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力MOSFETを製造する方法

発明者：
出願人/特許権者：
代理人 (8件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 峰隆司 , 福原淑弘 , 村松貞男 , 橋本良郎
公報種別：公表公報
出願番号（国際出願番号）：特願2003-558902
公開番号（公開出願番号）：特表2005-514786
出願日： 2002年12月30日
公開日（公表日）： 2005年05月19日
要約：

【課題】迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力MOSFETを製造する方法を提供する。【解決手段】高電圧半導体装置は、第1または第2の導電型の基板402と、基板上の第1の導電型のエピタキシャル層401と、エピタキシャル層に形成される電圧維持領域とを有し、電圧維持領域は、充填されるトレンチの少なくとも外側壁に沿って形成される第2の導電型のカラム410であって、カラムが少なくとも1つの第1の拡散された領域および第2の拡散された領域を含み、第1の拡散された領域が第2の領域によって接続され、第2の領域が第1の領域の接合深さより小さいトレンチの側壁から測定される接合深さを有するカラム、および第2の導電型の第1および第2の領域の少なくとも一方と交差するよう、エピタキシャル層の表面から延在する第2の導電型の第3の領域を含む。

請求項（抜粋）：

高電圧半導体装置を形成する方法であって、 A.第1又は第2の導電型の基板を用意する工程と; B. 1.前記基板上に第1の導電型を有するエピタキシャル層を堆積し、 2.前記エピタキシャル層に少なくとも1つのトレンチを形成し、 3.前記トレンチの壁に沿ってバリア材料を堆積し、 4.前記バリア材料を通って前記トレンチの底部に隣接し、且つ下にある前記エピタキシャル層の部分に第2の導電型のドーパントを注入し、 5.前記ドーパントを拡散して前記エピタキシャル層に第1のドープ層を形成し、 6.少なくとも前記トレンチの前記底部から前記バリア材料を除去し、 7.前記第1のドープ層を通って前記トレンチをより深くエッチングし、前記工程(B.3)から(B.5)を繰り返して前記第1のドープ層の垂直方向に下の位置に第2のドープ層を形成し、 8.前記トレンチの表面から前記バリア材料を除去し、 9.前記トレンチの前記壁に沿って、前記注入されるドーパントが前記電圧維持層の前記エピタキシャル層におけるよりも高い拡散係数を有する、拡散容易化材料を堆積し、 10.前記ドーパントが前記第1のドープ層と前記第2のドープ層との間で前記トレンチの側壁に拡散するように前記ドーパントを前記拡散容易化材料中に拡散させ、 11.前記トレンチに充填材料を堆積して前記トレンチを実質的に充填する、工程によって前記基板上に電圧維持領域を形成する工程と; C.前記電圧維持領域より上にあるが前記電圧維持領域と接触して前記第2の導電型の少なくとも1つの領域を形成する工程と; を備える方法。

IPC (3件)：

H01L21/336 , H01L21/329 , H01L29/78

FI (5件)：

H01L29/78 658A , H01L29/78 652C , H01L29/78 655A , H01L29/78 658G , H01L29/91 B

引用特許：

審査官引用 (7件)

電力用半導体素子およびその製造方法
公報種別：公開公報出願番号：特願2000-060480 出願人：株式会社東芝
特開昭63-119546
特開昭64-082668

全件表示

前のページに戻る