特許
J-GLOBAL ID:200903078389415612

CMOSアプリケーション用の多重高κゲート誘電体を堆積する方法

発明者:
出願人/特許権者:
代理人 (3件): 山本 秀策 ,  安村 高明 ,  大塩 竹志
公報種別:公開公報
出願番号(国際出願番号):特願2003-275027
公開番号(公開出願番号):特開2004-153238
出願日: 2003年07月15日
公開日(公表日): 2004年05月27日
要約:
【課題】低κ界面層を形成することなく、H終端シリコン上に高κ誘電材料の層を形成すること。【解決手段】集積回路において、高κ誘電材料の層を形成する方法は、シリコン基板を準備する工程と、硝酸金属前駆物質を用いるALDを用いて第1の金属酸化物の層を堆積する工程と、塩化金属前駆物質を用いるALDを用いて他の金属酸化物の層を堆積する工程と、集積回路を完成させる工程とを含む。準備する工程は、シリコン基板のH終端表面を形成する工程を含んでもよい。形成する工程は、シリコン表面をHFにより露出させる工程を含んでもよい。第1の金属酸化物の層を堆積する工程は、1〜5回のALDサイクルを用いて、金属酸化物の層を堆積する工程を含んでもよい。【選択図】図1
請求項(抜粋):
集積回路において高κ誘電材料の層を形成する方法であって、 シリコン基板を準備する工程と、 硝酸金属前駆物質を用いるALDを用いて第1の金属酸化物の層を堆積する工程と、 塩化金属前駆物質を用いるALDを用いて他の金属酸化物の層を堆積する工程と、 該集積回路を完成させる工程と を包含する、方法。
IPC (3件):
H01L21/316 ,  H01L21/283 ,  H01L29/78
FI (3件):
H01L21/316 X ,  H01L21/283 B ,  H01L29/78 301G
Fターム (25件):
4M104AA01 ,  4M104CC05 ,  4M104EE03 ,  4M104EE12 ,  4M104EE16 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F058BA01 ,  5F058BC03 ,  5F058BD05 ,  5F058BF19 ,  5F058BF22 ,  5F058BF24 ,  5F058BJ01 ,  5F140AA39 ,  5F140BD01 ,  5F140BD11 ,  5F140BD12 ,  5F140BE01 ,  5F140BE03 ,  5F140BE05 ,  5F140BE09 ,  5F140BE13 ,  5F140CB01
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る