特許
J-GLOBAL ID:200903078482463252

多層基板

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平10-320623
公開番号(公開出願番号):特開2000-151104
出願日: 1998年11月11日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 チップ形状の積層型受動素子の性能と同等又はそれ以上の優れた性能を有する受動素子を内蔵化した多層基板を提供することを目的とする。【解決手段】 セラミックス系材料からなる4層のセラミックス層L1、L2、...、L4が順に積層されたセラミックス多層部B上に、複数個の積層型コンデンサ12を内蔵している受動素子基板13が絶縁性接合材18及び導電性接合材19によって機械的及び電気的に接合されており、更にその上には、ビルドアップ層20が形成されている。積層型コンデンサ12は、形成領域がずれている2種類の内部電極15a、15bがそれぞれ誘電体層14を介して交互に積層してなるものであり、この積層構造をなす内部電極15a、15bが外部電極として機能するスルーホール16a、16bにそれぞれ接続されている。
請求項(抜粋):
積層型受動素子を具備する多層基板であって、スルーホール及び配線導体を形成した単一層又は複数層のセラミックス層からなるセラミックス層部と、前記セラミックス層部に隣接して配置され、複数の導体層がそれぞれ誘電体層を介して積層されていると共に前記複数の導体層の端部がスルーホールに接続されている積層型受動素子を内蔵する受動素子基板と、前記セラミックス層部及び前記受動素子基板を機械的に接合する絶縁性接合材と、前記セラミックス層部及び前記受動素子基板を電気的に接合する導電性接合材と、を有することを特徴とする多層基板。
FI (3件):
H05K 3/46 H ,  H05K 3/46 Q ,  H05K 3/46 S
Fターム (46件):
5E346AA04 ,  5E346AA13 ,  5E346AA15 ,  5E346AA27 ,  5E346AA43 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB06 ,  5E346BB16 ,  5E346BB20 ,  5E346CC08 ,  5E346CC17 ,  5E346CC18 ,  5E346CC19 ,  5E346CC21 ,  5E346CC31 ,  5E346CC41 ,  5E346CC42 ,  5E346DD02 ,  5E346DD03 ,  5E346DD15 ,  5E346DD22 ,  5E346DD32 ,  5E346DD33 ,  5E346DD34 ,  5E346EE24 ,  5E346EE31 ,  5E346EE33 ,  5E346EE34 ,  5E346FF04 ,  5E346FF18 ,  5E346FF36 ,  5E346FF41 ,  5E346FF45 ,  5E346GG03 ,  5E346GG06 ,  5E346GG08 ,  5E346GG09 ,  5E346GG10 ,  5E346GG15 ,  5E346GG17 ,  5E346GG19 ,  5E346GG28 ,  5E346HH21 ,  5E346HH22
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る