特許
J-GLOBAL ID：200903078554983663

半導体装置の製造方法

発明者：
丹羽 健二

丹羽 健二 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-118657
公開番号（公開出願番号）：特開2000-311937
出願日： 1999年04月26日
公開日（公表日）： 2000年11月07日
要約：
【要約】【課題】基板上に形成された絶縁分離用溝もしくは配線パターン形成により生じた段差を、CMP技術を用いることなく、溝もしくは配線間隙への絶縁材料埋め込み工程段階ですべて平坦化を完了させるようにする。【解決手段】基板101上にエッチングストッパ膜103を堆積させ基板101上に絶縁分離溝104を形成し、絶縁分離溝104底部から見たエッチングストッパ膜103上面までの高さと同じ膜厚の第1の絶縁膜106を堆積させ、この絶縁膜106をバイアスECR-CVD法で形成し、その後絶縁分離溝104以外の絶縁材料を除去する。この時絶縁分離溝104とアクティブ素子105領域の境界部に上端部に突起106aが残留するが、さらにバイアスECR-CVD法で形成された第2の絶縁膜108を、突起106aの高さと同程度の膜厚で堆積させることにより、突起106aを無くしウェハー全面を完全平坦化する。
請求項（抜粋）：
半導体基板上にエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜から前記基板にかかる深さの溝を形成する工程と、前記溝内に第1の絶縁膜を埋め込む工程と、前記溝を含む前記基板上にこの溝より広い領域に耐エッチング膜を形成しこの耐エッチング膜以外の領域に存在する前記第1の絶縁膜を除去する工程と、前記耐エッチング膜を除去して前記基板上全面に第2の絶縁膜を形成し前記基板上を平坦化する工程とを有することを特徴とする半導体装置の製造方法。
Fターム (7件)：
5F032AA35 ,  5F032AA44 ,  5F032AA77 ,  5F032AA79 ,  5F032DA02 ,  5F032DA22 ,  5F032DA33
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM