特許
J-GLOBAL ID:200903078616537525

VSB復調器

発明者:
出願人/特許権者:
代理人 (1件): 松田 正道
公報種別:公開公報
出願番号(国際出願番号):特願平9-137032
公開番号(公開出願番号):特開平10-070580
出願日: 1997年05月27日
公開日(公表日): 1998年03月10日
要約:
【要約】【課題】π/2位相器の直交性やアナログ回路による温度特性などの劣化要因が発生する。【解決手段】VSB変調波からシンボル周波数の4倍のクロックを発生するクロック発生器5と,VSB変調波を前記クロックでA/D変換するA/D変換器6と,その変換ディジタル信号に前記クロックのタイミングで+1,0,-1,0を繰り返し乗算する乗算器7と,変換ディジタル信号に前記クロックのタイミングで0,+1,0,-1を繰り返し乗算する乗算器8と,2つの乗算器の出力信号にスペクトル整形とVSB復調を行う複素型フィルタ9と,その複素型フィルタ9のIデータを1/4に間引く間引き回路10と,複素型フィルタ9のQデータを1/4に間引く間引き回路11と,2つの間引き回路の出力信号に周波数ずれと位相ずれを補償する逆ベクトルを乗算する乗算器12と,乗算器12の出力信号から周波数ずれと位相ずれを検出し乗算器に周波数ずれと位相ずれの逆ベクトルを出力する誤差検出器13と,乗算器12のIデータからDCオフセット値を取り除くキャンセラ14とを備える。
請求項(抜粋):
受信されたディジタルVSB変調波からシンボル周波数の4倍のクロックを発生するクロック発生器と、前記VSB変調波を前記クロック発生器の出力信号のクロックでディジタル信号に変換するA/D変換器と、その変換されたディジタル信号に前記クロック発生器の出力信号のクロックのタイミングで+1、0、-1、0を繰り返し乗算する第1の乗算器と、前記変換されたディジタル信号に前記クロック発生器の出力信号のクロックのタイミングで0、+1、0、-1を繰り返し乗算する第2の乗算器と、前記2つの乗算器の出力信号にスペクトル整形とVSB復調を行う複素型フィルタと、前記複素型フィルタのIデータ出力を1/4に間引く第1の間引き回路と、前記複素型フィルタのQデータ出力を1/4に間引く第2の間引き回路と、前記2つの間引き回路の出力信号に周波数ずれと位相ずれを補償する逆ベクトルを乗算する複素乗算器と、前記複素乗算器の出力信号から周波数ずれと位相ずれを検出し前記複素乗算器に周波数ずれと位相ずれの逆ベクトルを出力する誤差検出器と、前記複素乗算器のIデータ出力からDCオフセット値を取り除くDCオフセットキャンセラとを備えたことを特徴とするVSB復調器。
IPC (2件):
H04L 27/06 ,  H04N 5/455
FI (2件):
H04L 27/06 C ,  H04N 5/455
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る