特許
J-GLOBAL ID：200903078746669229
RESURF EDMOSトランジスタとこれを用いた高電圧アナログマルチプレクサ
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-002706
公開番号（公開出願番号）：特開平9-186242
出願日： 1996年01月11日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】 RESURF EDMOSトランジスタとこれを用いた高電圧アナログマルチプレクサを提供する。【解決手段】 従来のRESURF LDMOS素子でソ-スとドレインの両側にドリフト領域を設けて高電圧のアナログ信号が入力されるとき、ドレインとソ-スが交替されうる両方向性高電圧RESURF EDMOS素子を提案し、高電圧RESURF EDMOS素子を用いて3入力以上の高電圧アナログマルチプレクサをプッシュプル型、パストランジスタ型、プッシュプル型パストランジスタ型を混合した形態に構成して安定した動作を行う高電圧アナログマルチプレクサを具現し、ディスプレイドライバLSIのように多段の高電圧マルチプレクサを要する場合、階層構造を有する高電圧マルチプレクサを具現することにより、高電圧素子の数を減らして与えられたチップの抵抗値に対してLSIチップの大きさ及びそのチップに対するチップの抵抗値を減らせるRESURF EDMOS素子とこれを用いた高電圧アナログマルチプレクサ回路を作成することができる。
請求項（抜粋）：
P型シリコン基板上にP型不純物を拡散してPウェル領域を形成し、該Pウェル領域の表面に設けたゲ-ト酸化膜を通してゲ-トコンタクト端子を連結したポリシリコンゲ-トを備えたチャネル領域と、Pウェル領域内でフィ-ルド酸化膜の間にP+ ボディコンタクト端子の連結されたP+ ド-ピング領域とフィ-ルド酸化膜の間にソ-ス/ドレインコンタクト端子の連結されたn+ ド-ピング領域と該n+ ド-ピング領域と前記チャネル領域の間にドリフト領域の形成されたソ-ス領域と、フィ-ルド酸化膜の間にP+ ボディコンタクト端子の連結されたP+ ド-ピング領域とフィ-ルド酸化膜の間にドレイン/ソ-スコンタクト端子の連結されたn+ ド-ピング領域と該n+ ド-ピング領域と前記チャネル領域の間にドリフト領域を有するドレイン領域とよりなる高電圧NMOSトランジスタと、n型シリコン基板上にn型不純物を拡散してnウェル領域を形成し、該nウェル領域の表面に設けたゲ-ト酸化膜を通してゲ-トコンタクト端子を連結したポリシリコンゲ-トを備えたチャネル領域と、nウェル領域内でフィ-ルド酸化膜の間にn+ ボディコンタクト端子の連結されたn+ ド-ピング領域とフィ-ルド酸化膜の間にソ-ス/ドレインコンタクト端子の連結されたP+ ド-ピング領域と該P+ ド-ピング領域と前記チャネル領域の間にドリフト領域の形成されたソ-ス領域と、フィ-ルド酸化膜の間にn+ ボディコンタクト端子の連結されたn+ ド-ピング領域とフィ-ルド酸化膜の間にドレイン/ソ-スコンタクト端子の連結されたP+ ド-ピング領域と該P+ ド-ピング領域と前記チャネル領域の間にドリフト領域を有するドレイン領域よりなる高電圧PMOSトランジスタとよりなることを特徴とする高電圧RESURF EDMOSトランジスタ。
IPC (5件)：
H01L 21/8234
, H01L 27/088
, H01L 29/78
, H03K 17/10
, H03K 17/693
H01L 27/08 102 B
, H03K 17/10
, H03K 17/693 A
, H01L 29/78 301 S
