書き込みを高速化したメモリデバイス

発明者： , , , , , , , , ,
出願人/特許権者：
代理人 (1件)：土井健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-305662
公開番号（公開出願番号）：特開2000-132971
出願日： 1998年10月27日
公開日（公表日）： 2000年05月12日
要約：

【要約】 (修正有)【課題】メモリセルへの書き込みを高速化し、サイクルタイムを短縮すると共に、ビット線対間の微小電圧を十分確保する。【解決手段】ビット線及びワード線に接続されたセルトランジスタとセルキャパシタとを含むメモリセルを有するメモリデバイスに関し、メモリデバイスは、ビット線を第1の電圧にプリチャージするプリチャージ回路と、ビット線の電圧を検出し、当該ビット線をHレベル用の第2の電圧またはLレベル用の第3の電圧に駆動するセンスアンプと、セルキャパシタのHレベル用書き込み電圧を第2の電圧より低い第4の電圧にする様に、ワード線を駆動するワード線駆動回路とを有する。第1の電圧は第2の電圧と第3の電圧の中間値よりも低い。

請求項（抜粋）：

情報記憶用のセルキャパシタとビット線及びワード線に接続されたセルトランジスタとを含むメモリセルを有するメモリデバイスにおいて、前記ビット線を第1の電圧にプリチャージするプリチャージ回路と、前記ビット線の電圧を検出し、当該ビット線をHレベル用の第2の電圧またはLレベル用の第3の電圧に駆動するセンスアンプと、前記セルキャパシタのHレベル用書き込み電圧を前記第2の電圧より低い第4の電圧にする様に、前記ワード線を駆動するワード線駆動回路とを有し、前記第1の電圧が、前記第2の電圧と第3の電圧の中間値よりも低いことを特徴とするメモリデバイス。

IPC (2件)：

G11C 11/409 , G11C 11/407

FI (2件)：

G11C 11/34 353 F , G11C 11/34 354 D

Fターム (5件)：

5B024AA15 , 5B024BA05 , 5B024BA07 , 5B024BA13 , 5B024CA07

引用特許：

審査官引用 (12件)

半導体記憶装置
公報種別：公開公報出願番号：特願平9-106141 出願人：株式会社東芝
特開平2-154390
特開昭63-308792

全件表示

前のページに戻る