特許
J-GLOBAL ID:200903086192359128
ダイナミック型RAM
発明者:
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (1件):
徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平8-301222
公開番号(公開出願番号):特開平10-134570
出願日: 1996年10月25日
公開日(公表日): 1998年05月22日
要約:
【要約】【課題】 高集積化と高速動作化及び低消費電力化を実現し、あるいは製造プロセスの簡素化を図りつつ、高集積化と高速動作化及び低消費電力化をダイナミック型RAMを提供する。【解決手段】 ワード線と相補ビット線のうちの一方との交点にダイナミック型メモリセルが配置されなるメモリセルアレイを備えたダイナミック型RAMにおいて、上記ワード線に対して電源電圧に対応した選択レベルと回路の接地電位より低い負電位に対応された非選択レベルを供給し、上記電源電圧を上記アドレス選択用MOSFETのしきい値電圧相当分だけ降圧して形成された内部電圧と回路の接地電位により動作するセンスアンプにより上記相補ビット線に読み出されメモリセルの信号を増幅し、上記負電圧を上記電源電圧と回路の接地電位とを受け、発振回路とかかる発振回路により形成された発振パルスを受けて上記負電圧を発生させるチャージポンプ回路により発生させる。
請求項(抜粋):
ゲートがワード線に接続され、一方のソース,ドレインが上記ワード線と交差する相補ビット線の一方に接続され、他方のソース,ドレインが情報記憶用キャパシタの蓄積ノードに接続されてなるアドレス選択MOSFETからなるダイナミック型メモリセルと、上記ワード線に対して電源電圧に対応した選択レベルと回路の接地電位より低い負電位に対応された非選択レベルを供給するワード線選択回路と、上記相補ビット線を所定の電圧にプリチャージするプリチャージ回路と、上記電源電圧を上記アドレス選択用MOSFETのしきい値電圧相当分だけ降圧して形成された内部電圧と回路の接地電位により動作し、上記一方のビット線プリチャージ電荷とダイナミック型メモリセルの記憶電荷との電荷分散により形成された上記一方のビット線に読み出された信号電圧と他方のビット線のプリチャージ電圧との電位差を受けて、それを増幅して上記内部電圧と回路の接地電位に対応した増幅信号を形成するセンスアンプと、上記電源電圧と回路の接地電位とを受け、発振回路とかかる発振回路により形成された発振パルスを受けて上記負電圧を発生させるチャージポンプ回路とからなる負電圧発生回路とを備えてなることを特徴とするダイナミック型RAM。
IPC (3件):
G11C 11/407
, H01L 27/108
, H01L 21/8242
FI (3件):
G11C 11/34 354 D
, G11C 11/34 354 F
, H01L 27/10 681 E
引用特許:
出願人引用 (4件)
-
半導体装置
公報種別:公開公報
出願番号:特願平5-195845
出願人:株式会社日立製作所
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-097511
出願人:三菱電機株式会社
-
ダイナミツク型半導体記憶装置
公報種別:公開公報
出願番号:特願平3-161899
出願人:株式会社東芝
-
半導体メモリ装置
公報種別:公開公報
出願番号:特願平7-288790
出願人:株式会社沖マイクロデザイン宮崎, 沖電気工業株式会社
全件表示
審査官引用 (12件)
-
ダイナミツク型半導体記憶装置
公報種別:公開公報
出願番号:特願平3-161899
出願人:株式会社東芝
-
半導体装置
公報種別:公開公報
出願番号:特願平5-195845
出願人:株式会社日立製作所
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-097511
出願人:三菱電機株式会社
-
ダイナミック型半導体記憶装置
公報種別:公開公報
出願番号:特願平5-008245
出願人:株式会社東芝
-
特開平2-018784
-
特開平2-246089
-
特開平2-018784
-
特開昭56-164570
-
特開昭63-086559
-
特開平3-276673
-
特開平4-011767
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平6-334950
出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
全件表示
前のページに戻る