PLL回路

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-255699
公開番号（公開出願番号）：特開平8-125884
出願日： 1994年10月20日
公開日（公表日）： 1996年05月17日
要約：

【要約】【目的】映像ディジタル処理に使用するシステムクロックを生成するPLL回路のロックレンジを拡張する。【構成】所要周波数の第1のクロック信号を発生する電圧制御発振回路4と、第1のクロック信号の周波数を変換し、所要周波数の第2のクロック信号として出力する周波数変換部5と、第2のクロック信号を所要周波数に分周する分周器6と、分周器よりのクロック信号と水平同期信号S1との位相比較をなす位相比較部2と、位相比較部よりの位相比較出力から発振周波数制御信号を取り出し、同発振周波数制御信号を前記電圧制御発振回路に印加するローパスフィルタ3と、水平同期信号と第2のクロック信号とを比較し、同比較に基づく信号を出力する周波数比較部7と、周波数比較部による比較結果に基づき、第2のクロック信号が所要周波数になるように前記周波数変換部を制御する制御部8とを設ける。

請求項（抜粋）：

所要周波数の第1のクロック信号を発生する電圧制御発振回路と、前記第1のクロック信号の周波数を変換し、所要周波数の第2のクロック信号として出力する周波数変換部と、前記第2のクロック信号を所要周波数に分周する分周器と、前記分周器よりのクロック信号と、基準信号としての水平同期信号との位相比較をなす位相比較部と、前記位相比較部よりの位相比較出力から発振周波数制御信号を取り出し、同発振周波数制御信号を前記電圧制御発振回路に印加するローパスフィルタと、前記水平同期信号と前記第2のクロック信号とを比較し、同比較に基づく信号を出力する周波数比較部と、前記周波数比較部による比較結果に基づき、前記第2のクロック信号が所要周波数になるように前記周波数変換部を制御する制御部とを設けてなることを特徴とするPLL回路。

IPC (2件)：

H04N 5/06 , H03L 7/10

引用特許：

審査官引用 (19件)

PLL回路
公報種別：公開公報出願番号：特願平5-040736 出願人：ソニー株式会社
PLL回路
公報種別：公開公報出願番号：特願平5-047622 出願人：株式会社富士通ゼネラル
特開平2-236594

全件表示

前のページに戻る