特許

J-GLOBAL ID：200903079010748497

半導体装置

発明者： 甲斐 徹哉 ,  水島 一郎 ,  中村 新一 ,  玉置 直樹
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-042288
公開番号（公開出願番号）：特開2006-229044
出願日： 2005年02月18日
公開日（公表日）： 2006年08月31日
要約：

【課題】 ゲート電極間絶縁膜中を流れるリーク電流の低減化を図ったフラッシュメモリを実現すること。【解決手段】 フラッシュメモリは、フローティングゲート電極3と、フローティングゲート電極3上に設けられ、最小膜厚が5nm以上である膜厚分布を有する多結晶のゲート電極間絶縁膜5と、多結晶のゲート電極間絶縁膜5上に設けられたコントロールゲート電極4とを具備している。【選択図】 図1

請求項（抜粋）：

第1の導電膜と、 前記第1の導電膜上に設けられ、最小膜厚が5nm以上である膜厚分布を有する多結晶の絶縁膜と、 前記多結晶の絶縁膜上に設けられた第2の導電膜と を具備してなることを特徴とする半導体装置。

IPC (4件)：

H01L 21/824 ,  H01L 29/792 ,  H01L 29/788 ,  H01L 27/115

FI (2件)：

H01L29/78 371 ,  H01L27/10 434

Fターム (23件)：

5F083EP02 ,  5F083EP23 ,  5F083EP55 ,  5F083EP56 ,  5F083GA06 ,  5F083GA22 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA19 ,  5F083JA39 ,  5F083JA40 ,  5F083PR15 ,  5F101BA19 ,  5F101BA23 ,  5F101BA26 ,  5F101BA29 ,  5F101BA36 ,  5F101BB05 ,  5F101BB08 ,  5F101BD02 ,  5F101BF09 ,  5F101BH06

引用特許：

審査官引用 (3件)

• 半導体デバイス用誘電体構造及びその製造方法
  公報種別：公開公報   出願番号：特願平5-156625   出願人：ナショナルセミコンダクタコーポレイション
• 誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法
  公報種別：公開公報   出願番号：特願平9-044085   出願人：三洋電機株式会社
• 不揮発性半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-368081   出願人：株式会社日立製作所