特許

J-GLOBAL ID：200903079080364432

半導体装置および半導体装置の製造方法、回路基板、並びに電子機器

発明者： 宮沢 郁也
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別：公開公報
出願番号（国際出願番号）：特願2004-121646
公開番号（公開出願番号）：特開2005-310816
出願日： 2004年04月16日
公開日（公表日）： 2005年11月04日
要約：

【課題】基板と基板に形成される機能層との応力の差により生じる基板の反りを抑制または除去することが可能な半導体装置および半導体装置の製造方法、回路基板、並びに電子機器を提供する。【解決手段】基板10を貫通する電極34を有する半導体装置の製造方法であって、前記基板の能動面に凹部H4を形成する工程と、前記凹部の内部を含む前記基板の能動面に絶縁層22を形成する工程と、前記凹部の外部に形成された前記絶縁層の少なくとも一部を除去する工程と、前記絶縁層が形成された前記凹部の内部に導電体を充填して前記電極を形成する工程と、前記能動面の裏面側を除去し、前記電極を前記能動面の裏面から露出させる工程と、をこの順に有する。【選択図】図1

請求項（抜粋）：

基板を貫通する電極を有する半導体装置の製造方法であって、 前記基板の能動面に凹部を形成する工程と、 前記凹部の内部を含む前記基板の能動面に絶縁層を形成する工程と、 前記凹部の外部に形成された前記絶縁層の少なくとも一部を除去する工程と、 前記絶縁層が形成された前記凹部の内部に導電体を充填して前記電極を形成する工程 と、 前記能動面の裏面側を除去し、前記電極を前記能動面の裏面から露出させる工程と、 をこの順に有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L23/12 ,  H01L21/3205 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

FI (3件)：

H01L23/12 501P ,  H01L25/08 Z ,  H01L21/88 J

Fターム (47件)：

5F033HH07 ,  5F033HH09 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH18 ,  5F033HH23 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK18 ,  5F033KK33 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033MM30 ,  5F033NN05 ,  5F033NN07 ,  5F033NN12 ,  5F033NN16 ,  5F033NN40 ,  5F033PP06 ,  5F033PP15 ,  5F033PP20 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ08 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ30 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033RR22 ,  5F033TT06 ,  5F033TT07 ,  5F033VV07

引用特許：

出願人引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-226502   出願人：株式会社東芝

審査官引用 (2件)

• 導電体パターンの形成方法及び実装回路基板
  公報種別：公開公報   出願番号：特願2002-193109   出願人：富士通株式会社
• 半導体装置及びその製造方法、回路基板並びに電子機器
  公報種別：公開公報   出願番号：特願2003-007277   出願人：セイコーエプソン株式会社