半導体装置及びその製造方法、回路基板並びに電子機器

発明者：
出願人/特許権者：
代理人 (1件)：井上一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-007277
公開番号（公開出願番号）：特開2003-347474
出願日： 2003年01月15日
公開日（公表日）： 2003年12月05日
要約：

【要約】【課題】高品質な貫通電極を形成することにある。【解決手段】半導体基板10に第1の面20から凹部22を形成する。凹部22の底面及び内壁面に絶縁層28を設ける。絶縁層28の内側に導電部30を設ける。半導体基板10に対するエッチング量が絶縁層28に対するエッチング量よりも多くなる性質の第1のエッチャントによって、半導体基板10の第2の面38をエッチングし、絶縁層28にて覆われた状態で導電部30を突出させる。導電部30に残留物を形成することなく少なくとも絶縁層28をエッチングする性質の第2のエッチャントによって、絶縁層28のうち少なくとも凹部22の底面に形成された部分をエッチングして導電部30を露出させる。

請求項（抜粋）：

(a)集積回路が形成された半導体基板に第1の面から凹部を形成し、(b)前記凹部の底面及び内壁面に絶縁層を設け、(c)前記絶縁層の内側に導電部を設け、(d)前記半導体基板に対するエッチング量が前記絶縁層に対するエッチング量よりも多くなる性質の第1のエッチャントによって、前記半導体基板の前記第1の面とは反対側の第2の面をエッチングし、前記絶縁層にて覆われた状態で前記導電部を突出させ、(e)前記導電部に残留物を形成することなく少なくとも前記絶縁層をエッチングする性質の第2のエッチャントによって、前記絶縁層のうち少なくとも前記凹部の前記底面に形成された部分をエッチングして前記導電部を露出させることを含む半導体装置の製造方法。

IPC (2件)：

H01L 23/12 501 , H01L 21/3205

FI (2件)：

H01L 23/12 501 P , H01L 21/88 J

Fターム (32件)：

5F033HH08 , 5F033JJ04 , 5F033JJ11 , 5F033JJ19 , 5F033JJ23 , 5F033JJ32 , 5F033JJ33 , 5F033LL04 , 5F033MM05 , 5F033MM12 , 5F033MM13 , 5F033MM30 , 5F033NN06 , 5F033NN07 , 5F033PP26 , 5F033PP27 , 5F033PP28 , 5F033QQ07 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ15 , 5F033QQ20 , 5F033QQ35 , 5F033QQ53 , 5F033QQ54 , 5F033RR04 , 5F033RR06 , 5F033RR22 , 5F033TT07 , 5F033VV07 , 5F033XX00

引用特許：

審査官引用 (10件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平11-226502 出願人：株式会社東芝
特開昭60-007148
プラズマ処理方法
公報種別：公開公報出願番号：特願平10-000466 出願人：松下電器産業株式会社

全件表示

前のページに戻る