特許

J-GLOBAL ID：200903079196567462

アナログ回路及びその製造方法

発明者： 戸板 真人 ,  今井 久也
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (1件)： 森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-177933
公開番号（公開出願番号）：特開2001-358226
出願日： 2000年06月14日
公開日（公表日）： 2001年12月26日
要約：

【要約】【課題】 複数のMOSFET間のしきい値電圧の均一性を向上させ、面積の縮小化を図り、高精度なアナログ回路を実現する。【解決手段】 シリコン基板1上に素子分離領域2を形成した後、Pウェル3を形成し、アクティブ領域にホウ素をイオン注入してホウ素ドープ層4を形成する。さらに、ゲート酸化膜5を形成し、シリコンゲルマニウム膜6を形成し、このシリコンゲルマニウム膜6にホウ素をイオン注入してP型シリコンゲルマニウム膜7を形成した後、これをパターニングしてゲート電極8を形成する。そして、低濃度イオン注入を行った後サイドウォールスペーサ10を形成し、再度高濃度イオン注入を行って、低濃度拡散領域9及び高濃度拡散領域11を有する、ソース及びドレイン領域を形成する。

請求項（抜粋）：

シリコン基体上に形成された複数のMIS型電界効果トランジスタを有するアナログ回路において、前記MIS型電界効果トランジスタのゲート電極をP型不純物を導入したシリコンゲルマニウム層で形成することにより、前記MIS型電界効果トランジスタ間のしきい値電圧のばらつきを抑制するようにしたことを特徴とするアナログ回路。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/78

FI (4件)：

H01L 21/28 301 A ,  H01L 27/08 321 D ,  H01L 27/08 321 B ,  H01L 29/78 301 G

Fターム (35件)：

4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB38 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD37 ,  4M104DD43 ,  4M104DD82 ,  4M104FF14 ,  4M104GG09 ,  4M104GG14 ,  4M104HH20 ,  5F040DA06 ,  5F040DB01 ,  5F040DC01 ,  5F040EB12 ,  5F040EC01 ,  5F040EC04 ,  5F040ED01 ,  5F040ED03 ,  5F040ED04 ,  5F040ED05 ,  5F040EF02 ,  5F048AB10 ,  5F048AC01 ,  5F048BA01 ,  5F048BA16 ,  5F048BB04 ,  5F048BC06 ,  5F048BD04 ,  5F048BG01 ,  5F048BG12 ,  5F048DA24

引用特許：

審査官引用 (4件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平4-031203   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-180919   出願人：ソニー株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平10-209933   出願人：株式会社東芝
• 特開平2-026075