特許
J-GLOBAL ID：200903079289123270

半導体装置およびその製造方法

発明者：
那須 徹

那須 徹 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2002-355904
公開番号（公開出願番号）：特開2004-193176
出願日： 2002年12月06日
公開日（公表日）： 2004年07月08日
要約：
【課題】金属酸化物を含む容量膜の特性の劣化が抑制され、トランジスタの特性が安定化された半導体装置、およびその製造方法を提供する。【解決手段】半導体基板30と、半導体基板30に形成されたトランジスタ1,1′と、トランジスタ1,1′より上層に配置され、金属酸化物を含む容量膜7bを有する容量素子7と、容量素子7より上層において、容量膜7bを覆うように配置された水素バリア膜18と、水素バリア膜18より上層に配置された耐湿性保護膜19とを含む積層構造を含み、この積層構造が、水素バリア膜18より下層において、容量膜7bの直上および直下を避けて配置された水素含有膜17をさらに含むことを特徴とする半導体装置、およびその製造方法。【選択図】 図1
請求項（抜粋）：
半導体基板と、前記半導体基板に形成されたトランジスタと、前記トランジスタより上層に配置され、金属酸化物を含む容量膜を有する容量素子と、前記容量素子より上層において、前記容量膜を覆うように配置された水素バリア膜と、前記水素バリア膜より上層に配置された耐湿性保護膜とを含む積層構造を含み、前記積層構造が、前記水素バリア膜より下層において、前記容量膜の直上および直下を避けて配置された水素含有膜をさらに含むことを特徴とする半導体装置。
IPC (3件)：
H01L27/105 ,  H01L21/8242 ,  H01L27/108
FI (2件)：
H01L27/10 444B ,  H01L27/10 651
Fターム (22件)：
5F083AD21 ,  5F083AD48 ,  5F083AD49 ,  5F083FR02 ,  5F083JA02 ,  5F083JA06 ,  5F083JA15 ,  5F083JA17 ,  5F083JA19 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083PR23 ,  5F083PR33 ,  5F083PR41
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM