特許
J-GLOBAL ID：200903079345714767
部分プログラムによるプログラムディスターブを防止することができるフラッシュメモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2004-092175
公開番号（公開出願番号）：特開2004-319070
出願日： 2004年03月26日
公開日（公表日）： 2004年11月11日
要約：
【課題】部分プログラムによるプログラムディスターブを防止することができる不揮発性半導体メモリ装置を提供する。【解決手段】不揮発性半導体メモリ装置は行と列に配列されたメモリセルのアレイを含む。列は少なくとも二つの列領域に分離され、各行は各列領域にそれぞれ配列される二つの電気的に絶縁されたワードラインに分離される。本発明のメモリ装置はプログラム動作の間レジスタにロードされたデータがいずれの列領域に属するかの可否を判別する回路と、行アドレス情報に応答して行のうち一つを選択し、判別結果により選択された行のワードラインのうち一つ又は全てをプログラム電圧に駆動する回路を付加的に含む。【選択図】図3
請求項（抜粋）：
行と列に配列されたメモリセルのアレイであって、前記列は少なくとも二つの列領域に分離され、前記各行は前記各列領域にそれぞれ配列される二つの電気的に絶縁されたワードラインに分離されたアレイと、
前記アレイにプログラムされるデータをラッチするレジスタと、
列アドレス情報に応答して前記プログラムされるデータを前記レジスタに伝達するゲート回路と、
プログラム動作の間、前記レジスタにロードされたデータがいずれの列領域に属するかの可否を判別するように構成される手段と、
行アドレス情報に応答して前記行のうち一つを選択し、前記判別結果により前記選択された行のワードラインのうち一つ又は全てをプログラム電圧に駆動する選択手段とを含むことを特徴とする不揮発性半導体メモリ装置。
IPC (3件)：
G11C16/02
, G11C16/04
, G11C16/06
G11C17/00 611F
, G11C17/00 622E
, G11C17/00 611G
, G11C17/00 633B
, G11C17/00 601T
, G11C17/00 634G
, G11C17/00 639Z
5B125BA05
, 5B125CA19
, 5B125DA02
, 5B125DB02
, 5B125EA07
, 5B125EC06
, 5B125FA02
出願人引用 (3件)
-
U.S.Patent No.5,677,873
-
U.S.Patent No.5,991,202
-
U.S.Patent No.5,861,772
審査官引用 (3件)
前のページに戻る
