特許
J-GLOBAL ID：200903025871334780

選択的倍速動作モードをもつ不揮発性半導体メモリ装置

発明者：
李 濬

李 濬 について

, 
任 興 洙

任 興 洙 について

, 
崔 善 美

崔 善 美 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-062102
公開番号（公開出願番号）：特開2002-367383
出願日： 2002年03月07日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 各種倍速モードに従う別途のチップ設計及び製造なしに、オプションだけを以って、ユーザが所望する倍速で半導体メモリを動作させることができる不揮発性半導体メモリ装置を提供すること。【解決手段】 複数のワードラインにコントロールゲートがそれぞれ対応連結されストリング選択トランジスタと接地選択トランジスタとの間でドレイン-ソースチャンネルが互いに直列に連結されたフローティングゲートメモリセルトランジスタからなるセルストリングを複数にもつセルアレイブロックを複数に含むメモリセルアレイを備えた不揮発性半導体メモリ装置において、倍速オプション信号を生成する倍速モードオプション部と、倍速オプション信号の状態に応じてメモリセルアレイのページ及びブロックサイズを互いに異に指定するアドレシング回路と、を具備する。
請求項（抜粋）：
複数のワードラインにコントロールゲートがそれぞれ対応連結され、ストリング選択トランジスタと接地選択トランジスタとの間でドレイン-ソースチャンネルが互いに直列に連結されたフローティングゲートメモリセルトランジスタからなる、セルストリングを複数備えたセルアレイブロックを複数含むメモリセルアレイを備えた不揮発性半導体メモリ装置において、倍速オプション信号を生成する倍速モードオプション部と、前記倍速オプション信号の状態に応じて前記メモリセルアレイのページサイズ及びブロックサイズを互いに異に指定するアドレシング回路とを具備することを特徴とする不揮発性半導体メモリ装置。
IPC (3件)：
G11C 16/02 ,  G11C 16/04 ,  G11C 16/06
FI (7件)：
G11C 17/00 611 G ,  G11C 17/00 622 E ,  G11C 17/00 601 Z ,  G11C 17/00 601 T ,  G11C 17/00 633 A ,  G11C 17/00 613 ,  G11C 17/00 612 F
Fターム (6件)：
5B025AA01 ,  5B025AD01 ,  5B025AD02 ,  5B025AD04 ,  5B025AD05 ,  5B025AE05
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM