特許
J-GLOBAL ID：200903079723793824
MOSトランジスタおよびその形成方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-238015
公開番号（公開出願番号）：特開平10-125920
出願日： 1997年09月03日
公開日（公表日）： 1998年05月15日
要約：
【要約】 (修正有)【課題】 接合漏れ電流及びソース(S)電極とドレイン(D)電極間のチャネル漏れ電流を最小限に抑えるMOSトランジスタとその形成方法を提供する。【解決手段】 Si基板40上のゲート絶縁層46と、該絶縁層上のゲート電極48と、ゲート電極の対向側面上の第1及び第2絶縁サイドヲール(側壁)50,52からなるゲートを形成する。さらにゲート両側のエピタキシャルSiのS電極54とD電極56は、エッジが薄くなり最大の中央厚さ57を有するように形成される。S及びD電極のエッジは、エッジがゲートに近接する薄いエピタキシャルSiのノッチ58を形成するようゲートに近接している。さらに該ノッチを覆うようにS及びD電極にまで延長した追加的絶縁側壁を含むゲートの絶縁側壁50,52を形成することで、ノッチ58を介して注入される基板中の不純物の存在が最小限になる結果、漏れ電流が減少するMOSTrが形成される。
請求項（抜粋）：
MOSトランジスタであって、シリコン基板と、該基板上のゲート絶縁層と、該ゲート絶縁層上のゲート電極と、該ゲート電極の対向する側面上の第1および第2の絶縁サイドウォールとを含む、ゲートと、該ゲートの両側のエピタキシャルシリコンのソースおよびドレイン電極であって、該ソースおよびドレイン電極は、エッジのより薄い厚みへと移行する、最大の中央厚みを有するように形成され、該ソースおよびドレイン電極のそれぞれのエッジは、該エッジが該ゲートに近接する薄いエピタキシャルシリコンのノッチを形成するように該ゲートに近接する、ソースおよびドレイン電極と、該エピタキシャルノッチを覆うように該ソースおよびドレイン電極に延長している追加的絶縁サイドウォール材料を含む該ゲートの該絶縁サイドウォールであって、該エピタキシャルノッチを介して注入される、基板中のドーピング不純物の存在が最小限となり、それによって漏れ電流が減少される、絶縁サイドウォールとを含む、MOSトランジスタ。
IPC (3件)：
H01L 29/78
, H01L 21/336
, H01L 21/28 301
H01L 29/78 301 P
, H01L 21/28 301 D
, H01L 29/78 301 S
