特許
J-GLOBAL ID：200903079790101244

半導体集積回路装置の素子分離方法、半導体集積回路装置、及びその製造方法

発明者：
井尾 英治

井尾 英治 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 金田 暢之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-350514
公開番号（公開出願番号）：特開2001-168186
出願日： 1999年12月09日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 不揮発性メモリや論理回路用トランジスタの性能低下を招くことなく、論理回路用トランジスタの既存の設計手法を維持しつつ、製造マージンを損なわなずに不揮発性メモリや高耐圧トランジスタの微細化が可能な半導体集積回路装置の素子分離方法を提供する。【解決手段】 印加電圧の異なる複数種類の半導体素子が混載される半導体集積回路装置の素子分離方法であって、印加電圧が比較的高い高耐圧半導体素子間を熱酸化法を用いずに形成された酸化膜と酸化膜上に所定の厚さで形成された熱酸化膜とによって分離し、印加電圧が比較的低い低耐圧半導体素子間を熱酸化膜で分離する。また、ポリシリコン膜が埋め込まれ、その上に所定の厚さの熱酸化膜が形成された分離トレンチを備えておき、ポリシリコン膜に所定の電圧を印加し、半導体素子間を熱酸化膜と該ポリシリコン膜とにより分離する。
請求項（抜粋）：
印加電圧の異なる複数種類の半導体素子が混載される半導体集積回路装置の素子分離方法であって、前記印加電圧が比較的高い高耐圧半導体素子間を、熱酸化法を用いずに形成された酸化膜と、前記酸化膜上及びその周囲に熱酸化法を用いて所定の厚さで形成された熱酸化膜とで分離し、前記印加電圧が比較的低い低耐圧半導体素子間を、前記熱酸化膜で分離する半導体集積回路装置の素子分離方法。
IPC (8件)：
H01L 21/76 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/115 ,  H01L 27/10 461 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 461 ,  H01L 21/76 N ,  H01L 27/04 U ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (65件)：
5F001AA25 ,  5F001AA43 ,  5F001AB02 ,  5F001AC01 ,  5F001AD60 ,  5F001AD62 ,  5F001AE08 ,  5F001AG02 ,  5F032AA13 ,  5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA47 ,  5F032AA63 ,  5F032AA70 ,  5F032AA75 ,  5F032BA01 ,  5F032BA02 ,  5F032BA03 ,  5F032BB01 ,  5F032CA23 ,  5F032CA24 ,  5F032CA25 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA33 ,  5F032DA34 ,  5F032DA53 ,  5F032DA78 ,  5F038DF04 ,  5F038DF05 ,  5F038EZ16 ,  5F083EP02 ,  5F083EP22 ,  5F083EP55 ,  5F083EP56 ,  5F083ER22 ,  5F083GA01 ,  5F083GA09 ,  5F083GA24 ,  5F083GA27 ,  5F083GA30 ,  5F083JA04 ,  5F083JA32 ,  5F083NA01 ,  5F083NA02 ,  5F083NA05 ,  5F083PR03 ,  5F083PR05 ,  5F083PR12 ,  5F083PR21 ,  5F083PR40 ,  5F083ZA03 ,  5F083ZA08 ,  5F083ZA12 ,  5F101BA07 ,  5F101BA28 ,  5F101BB02 ,  5F101BC01 ,  5F101BD35 ,  5F101BD37 ,  5F101BE07 ,  5F101BH03
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM