特許
J-GLOBAL ID:200903080203054890
トレンチ型半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
篠部 正治
公報種別:公開公報
出願番号(国際出願番号):特願2001-162062
公開番号(公開出願番号):特開2002-353446
出願日: 2001年05月30日
公開日(公表日): 2002年12月06日
要約:
【要約】【課題】半導体基板上にトレンチを形成し、そのトレンチ側壁及び底部に電流経路を配設したトレンチ型半導体装置において、耐圧不良の低減を図る。【解決手段】半導体基板表面保護膜から第一のトレンチをエッチングし、側壁部にCVD酸化膜を形成し、第二のトレンチをエッチングし、ふっ酸を含む溶液で処理した後、等方性エッチングをおこない下段のトレンチ側壁と、上段のトレンチ内のCVD酸化膜の表面とを面一にし、ゲート酸化膜や、ゲート電極の特異点を無くする。
請求項(抜粋):
半導体基板表面から掘り下げられた二段以上のトレンチを有し、下段のトレンチの側壁と薄い絶縁膜を介して少なくとも下段から上段のトレンチにかけてトレンチ内にゲート電極が設けられるトレンチ型半導体装置において、ゲート電極の外面が下段と上段のトレンチ境界付近で平滑であることを特徴とするトレンチ型半導体装置。
IPC (5件):
H01L 29/78
, H01L 29/78 652
, H01L 29/78 653
, H01L 21/3065
, H01L 21/336
FI (8件):
H01L 29/78 652 E
, H01L 29/78 652 H
, H01L 29/78 652 K
, H01L 29/78 653 B
, H01L 29/78 301 X
, H01L 29/78 658 G
, H01L 29/78 301 V
, H01L 21/302 L
Fターム (32件):
5F004AA11
, 5F004DA00
, 5F004DA17
, 5F004DA22
, 5F004DA26
, 5F004DB03
, 5F004EA06
, 5F004EA28
, 5F004EA29
, 5F004FA08
, 5F140AA25
, 5F140AA30
, 5F140AA39
, 5F140AC21
, 5F140AC23
, 5F140BA01
, 5F140BA02
, 5F140BB04
, 5F140BD06
, 5F140BE07
, 5F140BE10
, 5F140BF01
, 5F140BF04
, 5F140BF43
, 5F140BF44
, 5F140BG27
, 5F140BH17
, 5F140BH30
, 5F140BK01
, 5F140CE05
, 5F140CE06
, 5F140CE20
引用特許:
前のページに戻る