特許
J-GLOBAL ID：200903080378824337
磁気メモリ装置の製造方法および磁気メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-129509
公開番号（公開出願番号）：特開2003-324187
出願日： 2002年05月01日
公開日（公表日）： 2003年11月14日
要約：
【要約】【課題】 TMR素子に対する接続配線の合わせ余裕を無くして磁気メモリ装置のセル面積の縮小化を図る。【解決手段】 TMR素子13を挟んで書き込みワード線(第1配線)11とそれと立体的に直交するように交差するビット線(第2配線)12を備える磁気メモリ装置の製造方法において、TMR素子13のマスク形状となる第1マスク51を形成し、それをマスクにしてTMR素子13を形成した後、TMR素子13を下層の配線に接続させるための配線を形成するために用いる第2マスク55を第1マスク51が配線の一端側のマスクとなるように、第2マスク55の少なくとも一部を第1マスク51に重ね合わせるように形成し、第1,第2マスク51,55とを用いてTMR素子13を下層の配線に接続させるための接続配線16を形成することによる。
請求項（抜粋）：
第1配線を形成する工程と、トンネル絶縁層を強磁性体で挟んでなるもので前記第1配線と電気的に絶縁されたトンネル磁気抵抗素子を形成する工程と、前記トンネル磁気抵抗素子と電気的に接続するもので前記トンネル磁気抵抗素子を間にして前記第1配線と立体的に交差する第2配線を形成する工程とを備えた不揮発性の磁気メモリ装置の製造方法において、前記第1配線を形成した後で前記トンネル磁気抵抗素子を形成する前に、前記トンネル磁気抵抗素子を下層の配線に接続させるための導電層を形成する工程と、前記トンネル磁気抵抗素子を形成する際に前記トンネル磁気抵抗素子上に前記トンネル磁気抵抗素子のマスク形状となる第1マスクを形成する工程と、前記トンネル磁気抵抗素子を形成した後、前記トンネル磁気抵抗素子を下層の配線に接続させるための配線を形成するために用いる第2マスクを、前記第1マスクが前記配線の一端側のマスクとなるように、前記第2マスクの一部を前記第1マスクに重ね合わせるように形成する工程と、前記第1マスクと前記第2マスクとを用いて、前記導電層を加工して前記トンネル磁気抵抗素子を前記下層の配線に接続させるための接続配線を形成する工程とを備えたことを特徴とする磁気メモリ装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 43/08 Z
, H01L 27/10 447
5F083FZ10
, 5F083GA09
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083KA20
, 5F083MA06
, 5F083MA20
, 5F083PR03
, 5F083PR07
, 5F083PR10
, 5F083PR28
, 5F083PR40
