特許
J-GLOBAL ID:200903080383877546

強誘電体ランダムアクセスメモリ

発明者:
出願人/特許権者:
代理人 (1件): 萩原 誠
公報種別:公開公報
出願番号(国際出願番号):特願2000-074297
公開番号(公開出願番号):特開2000-311482
出願日: 2000年03月16日
公開日(公表日): 2000年11月07日
要約:
【要約】【課題】 パワーノイズが発生しても安定した感知マージンを確保することができ、信頼性が向上する強誘電体ランダムアクセスメモリを提供すること。【解決手段】 基準電圧供給回路160をキャパシタカップリング構造で構成する。基準電圧供給回路160は、カップリングキャパシタ208と、第1スイッチング制御信号に応じてビットラインをカップリングキャパシタ208の第1プレートに接続する第1スイッチング素子205と、他のスイッチング制御信号に応じてカップリングキャパシタ208の第2プレートを電源電圧受け入れの電源ノードに接続する第2スイッチング素子207とを含む。
請求項(抜粋):
第1方向に配列されたワードラインと、第2方向に配列された第1ビットラインと、前記ワードラインと前記第1ビットラインとの交差領域に配列されたメモリセルと、前記第2方向に配列された第2ビットラインと、前記第1及び第2ビットラインに接続され、前記第1及び第2ビットライン上の電圧差を感知増幅する感知増幅器と、第1及び第2スイッチング制御信号に応じて前記第2ビットラインに基準電圧を供給する基準電圧供給回路とを含み、前記基準電圧供給回路は、カップリングキャパシタと、前記第1スイッチング制御信号に応じて前記第2ビットラインを前記カップリングキャパシタの第1プレートに接続する第1スイッチング素子と、他のスイッチング制御信号に応じて前記カップリングキャパシタの第2プレートを電源電圧受け入れの第1電源ノードに接続する第2スイッチング素子とを含むことを特徴とする強誘電体ランダムアクセスメモリ。
IPC (2件):
G11C 11/22 ,  G11C 14/00
FI (2件):
G11C 11/22 ,  G11C 11/34 352 A
引用特許:
審査官引用 (10件)
  • 強誘電性1T/1C型メモリ用電圧基準
    公報種別:公開公報   出願番号:特願平7-237256   出願人:ラムトロン・インターナショナル・コーポレーション
  • 特開昭63-201998
  • 特開平2-301093
全件表示

前のページに戻る