特許
J-GLOBAL ID:200903080431864222
デコーダ回路及びデコード方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平11-042289
公開番号(公開出願番号):特開2000-243089
出願日: 1999年02月19日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】 デコーダ回路選択信号線にかかる負荷を低減し、更にデコーダ回路を構成する論理回路の段数を削減するデコーダ回路及びデコード方法を提供することを目的とする。【解決手段】 デコーダ回路を選択する選択信号を検出する検出手段41と、クロック信号を供給するクロック信号供給手段42と、検出手段41が選択信号を検出すると、クロック信号のタイミングでワード線信号を出力するワード線信号出力手段43,44,48,49と、その検出手段が選択信号を検出しないと、ワード線信号を所定のレベルに調整する調整手段50とを有することにより、上記課題を解決する。
請求項(抜粋):
半導体集積回路を構成するデコーダ回路において、そのデコーダ回路を選択する選択信号を検出する検出手段と、クロック信号を供給するクロック信号供給手段と、前記検出手段が前記選択信号を検出すると、前記クロック信号のタイミングでワード線信号を出力するワード線信号出力手段とを有することを特徴とするデコーダ回路。
FI (2件):
G11C 11/34 302 A
, G11C 11/34 301 A
Fターム (6件):
5B015HH01
, 5B015HH03
, 5B015JJ21
, 5B015KA23
, 5B015KB44
, 5B015KB82
引用特許:
審査官引用 (9件)
-
半導体論理回路
公報種別:公開公報
出願番号:特願平7-199420
出願人:株式会社日立製作所, 日立デバイスエンジニアリング株式会社
-
特許第2653921号
-
ワード線ドライバ
公報種別:公開公報
出願番号:特願平5-340575
出願人:ソニー株式会社
-
特開平2-218095
-
特許第2653921号
-
特開平2-218095
-
CMOSゲートのテスト回路
公報種別:公開公報
出願番号:特願平4-177842
出願人:日本電気アイシーマイコンシステム株式会社
-
CMOSゲートのテスト回路
公報種別:公開公報
出願番号:特願平8-240706
出願人:沖電気工業株式会社
-
特開昭61-104394
全件表示
前のページに戻る