特許
J-GLOBAL ID:200903080522088799

不揮発性メモリを備えた半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平11-336406
公開番号(公開出願番号):特開2001-155500
出願日: 1999年11月26日
公開日(公表日): 2001年06月08日
要約:
【要約】【課題】不揮発性半導体記憶装置を備えた半導体装置において、ベリファイ試験等の短縮を図るとともにテスト専用端子数の増大を抑止する半導体装置の提供。【解決手段】電気的に消去及び書き込み可能な不揮発性のメモリブロックを複数備え、複数のメモリブロックの各メモリブロックに対応して設けられ、前記メモリブロックからの読み出しデータと、外部端子より入力された期待値データとが一致するか否か判定する複数のベリファイ回路を備え、複数のベリファイ回路から出力される判定結果を外部端子から出力し、ベリファイ回路は、メモリブロックから出力されるデータをビット毎に、期待値データの対応するビットと一致するか比較する複数の一致判定回路と、複数の一致判定回路の出力を入力し、いずれか一つでも不一致である場合、フェイル信号を出力する論理和回路と、を備える。
請求項(抜粋):
電気的に消去及び書き込み可能な不揮発性のメモリブロックと、前記メモリブロックから出力される複数ビット幅のデータと、期待値データとが互いに一致するか否か判定する比較判定回路と、を備え、前記比較判定回路から出力される比較判定結果を出力端子から出力する構成とされてなる、ことを特徴とする半導体装置。
IPC (5件):
G11C 29/00 673 ,  G01R 31/28 ,  G11C 16/02 ,  H01L 27/04 ,  H01L 21/822
FI (5件):
G11C 29/00 673 Q ,  G01R 31/28 B ,  G11C 17/00 611 A ,  G11C 17/00 612 A ,  H01L 27/04 T
Fターム (31件):
2G032AA08 ,  2G032AC03 ,  2G032AE08 ,  2G032AK15 ,  5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD08 ,  5B025AD16 ,  5F038BE05 ,  5F038DF01 ,  5F038DF04 ,  5F038DF05 ,  5F038DF14 ,  5F038DT02 ,  5F038DT04 ,  5F038DT05 ,  5F038DT08 ,  5F038DT10 ,  5F038DT17 ,  5F038DT19 ,  5F038EZ20 ,  5L106AA10 ,  5L106AA15 ,  5L106DD03 ,  5L106GG02 ,  9A001BB03 ,  9A001KK31 ,  9A001LL05
引用特許:
出願人引用 (6件)
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平9-212057   出願人:日本電気株式会社
  • 特開平4-168700
  • 特開平4-134800
全件表示
審査官引用 (5件)
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平9-212057   出願人:日本電気株式会社
  • 特開平4-168700
  • 特開平4-134800
全件表示

前のページに戻る